Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Programmable Delay Element Using Dual-Port FeFET for Post-Silicon Clock Tuning

S. Chatterjee, Y. Chauhan, und H. Amrouch. IEEE electron device letters, 44 (11): 1907-1910 (2023)
DOI: 10.1109/LED.2023.3317316

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Arijit Singha Hazari University of Stuttgart

Prakhar Singhal University of Stuttgart

Shivendra Singh Parihar University of Stuttgart

Prabal Singh Verma University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Suspended-gate FET as a sleep transistor for ultra-low stand-by power applications.D. Tsamados, Y. Chauhan, C. Eggimann, und A. Ionescu. Nano-Net, Seite 8. ICST/ACM, (2007)BSIM6 - Benchmarking the Next-Generation MOSFET Model for RF Applications.A. Dutta, S. Sirohi, E. Tamilmani, H. Agarwal, Y. Chauhan, und R. Williams. VLSI Design, Seite 421-426. IEEE Computer Society, (2014)Evaluation of the BSIM6 compact MOSFET model's scalability in 40nm CMOS technology.M. Chalkiadaki, A. Mangla, C. Enz, Y. Chauhan, M. Karim, S. Venugopalan, A. Niknejad, und C. Hu. ESSCIRC, Seite 34-37. IEEE, (2012)BSIM compact MOSFET models for SPICE simulation.Y. Chauhan, S. Venugopalan, N. Paydavosi, P. Kushwaha, S. Jandhyala, J. Duarte, S. Agnihotri, C. Yadav, H. Agarwal, A. Niknejad und 1 andere Autor(en). MIXDES, Seite 23-28. IEEE, (2013)BEOL FeFET SPICE-Compatible Model for Benchmarking 3-D Monolithic In-Memory TCAM ComputationS. Kumar, O. Prakash, Y. Chauhan, und H. Amrouch. IEEE transactions on electron devices, 70 (12): 6286-6292 (2023)Comprehensive Variability Analysis in Dual-Port FeFET for Reliable Multi-Level-Cell StorageS. Chatterjee, S. Thomann, K. Ni, Y. Chauhan, und H. Amrouch. IEEE transactions on electron devices, 69 (9): 5316-5323 (2022)Unified Model for Sub-Bandgap and Conventional Impact Ionization in RF SOI MOSFETs with Improved Simulator Convergence.C. Yadav, A. Dutta, S. Sirohi, E. Tamilmani, und Y. Chauhan. VLSI Design, Seite 328-333. IEEE Computer Society, (2016)Modeling STI Edge Parasitic Current for Accurate Circuit Simulations.S. Khandelwal, H. Agarwal, J. Duarte, K. Chan, S. Dey, Y. Chauhan, und C. Hu. IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (8): 1291-1294 (2015)BSIM-BULK: Accurate Compact Model for Analog and RF Circuit Design.C. Gupta, R. Goel, H. Agarwal, C. Hu, und Y. Chauhan. CICC, Seite 1-8. IEEE, (2019)Performance, Power and Cooling Trade-Offs with NCFET-based Many-Cores.M. Rapp, S. Salamin, H. Amrouch, G. Pahwa, Y. Chauhan, und J. Henkel. DAC, Seite 41. ACM, (2019)