Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Study of the potential energy savings in Ethernet by combining Energy Efficient Ethernet and Adaptive Link Rate.

P. Reviriego, J. Maestro, J. Hernández, und D. Larrabeiti. Trans. Emerging Telecommunications Technologies, 23 (3): 227-233 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Antonio Raiolo University of Stuttgart

Juan Vargas University of Stuttgart

Giuliano Antonio Giacoppo University of Stuttgart

Jose Juan Jeronimo Rendon University of Stuttgart

Ph. D. Juan Esteban Martinez Jaramillo University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Implementing triple adjacent Error Correction in double error correction Orthogonal Latin Squares Codes.P. Reviriego, S. Liu, J. Maestro, S. Lee, N. Touba, und R. Datta. DFTS, Seite 167-171. IEEE Computer Society, (2013)A method to protect Bloom filters from soft errors.P. Reviriego, S. Pontarelli, J. Maestro, und M. Ottavi. DFTS, Seite 80-84. IEEE Computer Society, (2015)Using Single Error Correction Codes to Protect Against Isolated Defects and Soft Errors.C. Argyrides, P. Reviriego, und J. Maestro. IEEE Trans. Reliability, 62 (1): 238-243 (2013)Combined SEU and SEFI Protection for Memories Using Orthogonal Latin Square Codes.A. Sánchez-Macián, P. Reviriego, und J. Maestro. IEEE Trans. on Circuits and Systems, 63-I (11): 1933-1943 (2016)Unequal Error Protection Codes Derived from Double Error Correction Orthogonal Latin Square Codes.M. Demirci, P. Reviriego, und J. Maestro. IEEE Trans. Computers, 65 (9): 2932-2938 (2016)DMR +: An efficient alternative to TMR to protect registers in Xilinx FPGAs.P. Reviriego, M. Demirci, J. Tabero, A. Regadío, und J. Maestro. Microelectronics Reliability, (2016)Protection Scheme for Star Tracker Images.L. Aranda, P. Reviriego, R. Gonzalez-Toral, und J. Maestro. IEEE Trans. Aerospace and Electronic Systems, 55 (1): 486-492 (2019)Optimizing the Implementation of SEC-DAEC Codes in FPGAs.A. Sánchez-Macián, P. Reviriego, und J. Maestro. IEEE Trans. VLSI Syst., 24 (12): 3538-3542 (2016)An Efficient Fault-Tolerance Design for Integer Parallel Matrix-Vector Multiplications.Z. Gao, Q. Jing, Y. Li, P. Reviriego, und J. Maestro. IEEE Trans. VLSI Syst., 26 (1): 211-215 (2018)A Comparison of Dual Modular Redundancy and Concurrent Error Detection in Finite Impulse Response Filters Implemented in SRAM-Based FPGAs Through Fault Injection.L. Aranda, P. Reviriego, und J. Maestro. IEEE Trans. on Circuits and Systems, 65-II (3): 376-380 (2018)