Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A dual 23Gb/s CMOS transmitter/receiver chipset for 40Gb/s RZ-DQPSK and CS-RZ-DQPSK optical transmission.

D. Cui, B. Raghavan, U. Singh, A. Vasani, Z. Huang, D. Pi, M. Khanpour, A. Nazemi, H. Maarefi, T. Ali, N. Huang, W. Zhang, B. Zhang, A. Momtaz, und J. Cao. ISSCC, Seite 330-332. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhenxiang Huang University of Stuttgart

Jingjing Huang University of Stuttgart

Dr. rer. nat. Shiang-Yu Huang University of Stuttgart

Dr. -Ing. Min Huang University of Stuttgart

Shih-Min Huang University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Research on the pressure field of hydrostatic center rest.B. Wu, Z. Huang, J. Shao, und X. Yu. EMEIT, Seite 458-461. IEEE, (2011)A quad-channel 112-128 Gb/s coherent transmitter in 40 nm CMOS.A. Garg, U. Singh, N. Huang, W. Wong, B. Liu, Z. Huang, A. Momtaz, und J. Cao. VLSIC, Seite 1-2. IEEE, (2014)A Sub-2 W 39.8-44.6 Gb/s Transmitter and Receiver Chipset With SFI-5.2 Interface in 40 nm CMOS.B. Raghavan, D. Cui, U. Singh, H. Maarefi, D. Pi, A. Vasani, Z. Huang, B. Çatli, A. Momtaz, und J. Cao. J. Solid-State Circuits, 48 (12): 3219-3228 (2013)3.4 A 36Gb/s PAM4 transmitter using an 8b 18GS/S DAC in 28nm CMOS.A. Nazemi, K. Hu, B. Çatli, D. Cui, U. Singh, T. He, Z. Huang, B. Zhang, A. Momtaz, und J. Cao. ISSCC, Seite 1-3. IEEE, (2015)A 780 mW 4 × 28 Gb/s Transceiver for 100 GbE Gearbox PHY in 40 nm CMOS.U. Singh, A. Garg, B. Raghavan, N. Huang, H. Zhang, Z. Huang, A. Momtaz, und J. Cao. J. Solid-State Circuits, 49 (12): 3116-3129 (2014)A sub-2W 39.8-to-44.6Gb/s transmitter and receiver chipset with SFI-5.2 interface in 40nm CMOS.B. Raghavan, D. Cui, U. Singh, H. Maarefi, D. Pi, A. Vasani, Z. Huang, A. Momtaz, und J. Cao. ISSCC, Seite 32-33. IEEE, (2013)A 1.6-V 25-µ A 5-ppm/°C Curvature-Compensated Bandgap Reference.Z. kun Zhou, Y. Shi, Z. Huang, P. Zhu, Y. qian Ma, Y. Wang, Z. Chen, X. Ming, und B. Zhang. IEEE Trans. on Circuits and Systems, 59-I (4): 677-684 (2012)A dual 23Gb/s CMOS transmitter/receiver chipset for 40Gb/s RZ-DQPSK and CS-RZ-DQPSK optical transmission.D. Cui, B. Raghavan, U. Singh, A. Vasani, Z. Huang, D. Pi, M. Khanpour, A. Nazemi, H. Maarefi, T. Ali und 5 andere Autor(en). ISSCC, Seite 330-332. IEEE, (2012)A Dual-Channel 23-Gbps CMOS Transmitter/Receiver Chipset for 40-Gbps RZ-DQPSK and CS-RZ-DQPSK Optical Transmission.D. Cui, B. Raghavan, U. Singh, A. Vasani, Z. Huang, D. Pi, M. Khanpour, A. Nazemi, H. Maarefi, W. Zhang und 5 andere Autor(en). J. Solid-State Circuits, 47 (12): 3249-3260 (2012)Routing algorithms in honeycomb meshes.W. Zhang, X. Yang, Y. Liang, und Z. Huang. IJPEDS, 24 (5): 367-382 (2009)