Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Fast Substrate Noise Aware Floorplanning for Mixed Signal SOC Designs.

M. Cho, und D. Pan. IEEE Trans. VLSI Syst., 16 (12): 1713-1717 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Qi Pan University of Stuttgart

Nonlinear modelling of shared mooring concepts for floating offshore wind turbinesQ. Pan, F. Guo, und F. Lüdecke. EERA Deepwind Conference 2023, 2626, Seite 012037. Institute of Physics, (2023)

Dr. Marie Davidova University of Stuttgart

Karthik Pandaram University of Stuttgart

Mehdiye Panzehir University of Stuttgart

Jiaxin Pan University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Total power optimization combining placement, sizing and multi-Vt through slack distribution management.T. Luo, D. Newmark, und D. Pan. ASP-DAC, Seite 352-357. IEEE, (2008)BOB-router: A new buffering-aware global router with over-the-block routing resources optimization.Y. Zhang, S. Chowdhury, und D. Pan. ASP-DAC, Seite 513-518. IEEE, (2014)Self-aligned double patterning layout decomposition with complementary e-beam lithography.J. Gao, B. Yu, und D. Pan. ASP-DAC, Seite 143-148. IEEE, (2014)Global Routing.M. Cho, und D. Pan. Encyclopedia of Algorithms, (2016)Impact of Mechanical Stress on the Full Chip Timing for Through-Silicon-Via-based 3-D ICs.K. Athikulwongse, J. Yang, D. Pan, und S. Lim. IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (6): 905-917 (2013)Double Patterning Layout Decomposition for Simultaneous Conflict and Stitch Minimization.K. Yuan, J. Yang, und D. Pan. IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (2): 185-196 (2010)Skew Management of NBTI Impacted Gated Clock Trees.A. Chakraborty, und D. Pan. IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (6): 918-927 (2013)Machine learning and pattern matching in physical design.B. Yu, D. Pan, T. Matsunawa, und X. Zeng. ASP-DAC, Seite 286-293. IEEE, (2015)Chemical-mechanical polishing aware application-specific 3D NoC design.W. Jang, O. He, J. Yang, und D. Pan. ICCAD, Seite 207-212. IEEE Computer Society, (2011)Full-chip through-silicon-via interfacial crack analysis and optimization for 3D IC.M. Jung, X. Liu, S. Sitaraman, D. Pan, und S. Lim. ICCAD, Seite 563-570. IEEE Computer Society, (2011)