PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Peng, Chunyu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Radiation-Hardened 14T SRAM Bitcell With Speed and Power Optimized for Space Application.

, , , , , , , , und . IEEE Trans. VLSI Syst., 27 (2): 407-415 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ke Peng University of Stuttgart

Ruoming Peng University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Erratum: A novel cascade control replica-bitline delay technique for reducing timing process-variation of SRAM sense amplifier IEICE Electronics Express Vol 12 (2015) No 5 pp 20150102., , , , , , und . IEICE Electronic Express, 12 (7): 20158001 (2015)In-Memory Multibit Multiplication Based on Bitline Shifting., , , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (2): 354-358 (2022)Additive-calibration scheme for leakage compensation of low voltage SRAM., , , , und . IEICE Electronic Express, 13 (18): 20160720 (2016)Human dynamics in mobile social networks: A study of inter-node relationships., , , und . FSKD, Seite 806-810. IEEE, (2015)Multi-stage dual replica bit-line delay technique for process-variation-robust timing of low voltage SRAM sense amplifier., , , , , und . Frontiers of IT & EE, 16 (8): 700-706 (2015)Variation-resilient pipelined timing tracking circuit for SRAM sense amplifier., , , , , , und . IEICE Electronic Express, 13 (7): 20150951 (2016)Radiation-Hardened 14T SRAM Bitcell With Speed and Power Optimized for Space Application., , , , , , , , und . IEEE Trans. VLSI Syst., 27 (2): 407-415 (2019)Image-to-class distance ratio: A feature filtering metric for image classification., , , und . Neurocomputing, (2015)Read/write margin enhanced 10T SRAM for low voltage application., , , , und . IEICE Electronic Express, 13 (12): 20160382 (2016)A novel cascade control replica-bitline delay technique for reducing timing process-variation of SRAM sense amplifier., , , , , , und . IEICE Electronic Express, 12 (5): 20150102 (2015)