Autor der Publikation

Using Weighted Scan Enable Signals to Improve Test Effectiveness of Scan-Based BIST.

, , und . IEEE Trans. Computers, 56 (12): 1619-1628 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

On Diagnosis of Timing Failures in Scan Architecture., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (7): 1102-1115 (2012)VDDmin test optimization for overscreening minimization through adaptive scan chain masking., und . VTS, Seite 313-318. IEEE Computer Society, (2010)Scan power reduction in linear test data compression scheme., und . ICCAD, Seite 78-82. ACM, (2009)Scan Power Reduction for Linear Test Compression Schemes Through Seed Selection., und . IEEE Trans. VLSI Syst., 20 (12): 2170-2183 (2012)Deflecting crosstalk by routing reconsideration through refined signal correlation estimation., und . ACM Great Lakes Symposium on VLSI, Seite 369-374. ACM, (2009)Cost-effective IR-drop failure identification and yield recovery through a failure-adaptive test scheme., und . DATE, Seite 63-68. IEEE, (2010)Examining Timing Path Robustness Under Wide-Bandwidth Power Supply Noise Through Multi-Functional-Cycle Delay Test., und . IEEE Trans. VLSI Syst., 22 (4): 734-746 (2014)Using Weighted Scan Enable Signals to Improve Test Effectiveness of Scan-Based BIST., , und . IEEE Trans. Computers, 56 (12): 1619-1628 (2007)Scan BIST with biased scan test signals., , und . Science in China Series F: Information Sciences, 51 (7): 881-895 (2008)Squashing code size in microcoded IPs while delivering high decompression speed., , und . Design Autom. for Emb. Sys., 14 (3): 265-284 (2010)