Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Energy Study for 28 nm Fully Depleted Silicon-On-Insulator Devices.

R. Kheirallah, G. Ducharme, und N. Azémard. J. Low Power Electronics, 12 (1): 58-63 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Nadine Böpple University of Stuttgart

Nadine Schnabel University of Stuttgart

Nadine Koch University of Stuttgart

Nadine Lahn University of Stuttgart

Nadine Thiele University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Selected Articles from the 5th European Workshop on CMOS Variability, Palma (Mallorca), Spain, September 29-October 1, 2014.N. Azémard, und E. García-Moreno. J. Low Power Electronics, 11 (2): 249 (2015)P.SIZE: a sizing aid for optimized designs.N. Azémard, V. Bonzom, und D. Auvergne. EURO-DAC, Seite 160-165. IEEE Computer Society Press, (1992)Delay bound based CMOS gate sizing technique.A. Verle, X. Michel, P. Maurine, N. Azémard, und D. Auvergne. ISCAS (5), Seite 189-192. IEEE, (2004)Statistical Characterization of Library Timing Performance.V. Migairou, R. Wilson, S. Engels, N. Azémard, und P. Maurine. PATMOS, Volume 4148 von Lecture Notes in Computer Science, Seite 468-476. Springer, (2006)Product On-Chip Process Compensation for Low Power and Yield Enhancement.N. Moubdi, P. Maurine, R. Wilson, N. Azémard, V. Dumettier, A. Bansal, S. Barasinski, A. Tournier, G. Durieu, D. Meyer und 3 andere Autor(en). PATMOS, Volume 5953 von Lecture Notes in Computer Science, Seite 247-255. Springer, (2009)Synchronised 4-Phase Resonant Power Clock Supply for Energy Efficient Adiabatic Logic.N. Jeanniot, G. Pillonnet, P. Nouet, N. Azémard, und A. Todri-Sanial. ICRC, Seite 1-6. IEEE, (2017)Selected Articles from the VARI 2011 Workshop.N. Azémard, und M. Belleville. J. Low Power Electronics, 8 (1): 82 (2012)Setup and Hold Timing Violations Induced by Process Variations, in a Digital Multiplier.B. Rebaud, M. Belleville, C. Bernard, Z. Wu, M. Robert, P. Maurine, und N. Azémard. ISVLSI, Seite 316-321. IEEE Computer Society, (2008)Gate Sizing for Low Power Design.P. Maurine, N. Azémard, und D. Auvergne. VLSI-SOC, Volume 218 von IFIP Conference Proceedings, Seite 301-312. Kluwer, (2001)Statistical timing characterization.Z. Wu, P. Maurine, N. Azémard, und G. Ducharme. ISSoC, Seite 1-4. IEEE, (2012)