Autor der Publikation

On-Chip Memory Hierarchy in One Coarse-Grained Reconfigurable Architecture to Compress Memory Space and to Reduce Reconfiguration Time and Data-Reference Time.

, , , , , , und . IEEE Trans. VLSI Syst., 22 (5): 983-994 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Optimizing Spatial Mapping of Nested Loop for Coarse-Grained Reconfigurable Architectures., , , , und . IEEE Trans. VLSI Syst., 23 (11): 2581-2594 (2015)Energy Management on Battery-Powered Coarse-Grained Reconfigurable Platforms., , , und . IEEE Trans. VLSI Syst., 23 (12): 3085-3098 (2015)A Hybrid Reconfigurable Architecture and Design Methods Aiming at Control-Intensive Kernels., , , , und . IEEE Trans. VLSI Syst., 23 (9): 1700-1709 (2015)SimRPU: A Simulation Environment for Reconfigurable Architecture Exploration., , , , , und . IEEE Trans. VLSI Syst., 22 (12): 2635-2648 (2014)Hierarchical representation of on-chip context to reduce reconfiguration time and implementation area for coarse-grained reconfigurable architecture., , , , , , und . SCIENCE CHINA Information Sciences, 56 (11): 1-20 (2013)Implementation of AVS Jizhun decoder with HW/SW partitioning on a coarse-grained reconfigurable multimedia system., , , , , und . SCIENCE CHINA Information Sciences, 57 (8): 1-14 (2014)Implementation of multi-standard video decoder on a heterogeneous coarse-grained reconfigurable processor., , , , , , , , und . SCIENCE CHINA Information Sciences, 57 (8): 1-14 (2014)Affine transformations for communication and reconfiguration optimization of loops on CGRAs., , , und . ISCAS, Seite 2541-2544. IEEE, (2013)SPC: An Approach to Guarantee Performance in Cost Oriented Mapping Algorithm for NoC Architectures., , , , und . NAS, Seite 187-190. IEEE Computer Society, (2013)Joint affine transformation and loop pipelining for mapping nested loop on CGRAs., , , , und . DATE, Seite 115-120. ACM, (2015)