PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Fujiwara, Hideo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Power-constrained test scheduling for multi-clock domain SoCs.

, , und . DATE, Seite 297-302. European Design and Automation Association, Leuven, Belgium, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Fujiwara, Hideo
Eine Person hinzufügen mit dem Namen Fujiwara, Hideo
 

Weitere Publikationen von Autoren mit dem selben Namen

A Latency Optimal Superstabilizing Mutual Exclusion Protocol in Unidirectional Rings., , , und . J. Parallel Distrib. Comput., 62 (5): 865-884 (2002)Diagnosing At-Speed Scan BIST Circuits Using a Low Speed and Low Memory Tester., , , und . IEEE Trans. VLSI Syst., 15 (7): 790-800 (2007)Constraining Transition Propagation for Low-Power Scan Testing Using a Two-Stage Scan Architecture., , , , und . IEEE Trans. on Circuits and Systems, 54-II (5): 450-454 (2007)The Complexity of Fault Detection Problems for Combinational Logic Circuits., und . IEEE Trans. Computers, 31 (6): 555-560 (1982)Power-constrained test scheduling for multi-clock domain SoCs., , und . DATE, Seite 297-302. European Design and Automation Association, Leuven, Belgium, (2006)Non-scan design for testable data paths using thru operation., , , und . ASP-DAC, Seite 313-318. IEEE, (1997)Test pattern selection to optimize delay test quality with a limited size of test set., , , , und . European Test Symposium, Seite 260. IEEE Computer Society, (2010)New DFT Techniques of Non-Scan Sequential Circuits with Complete Fault Efficiency., , und . Asian Test Symposium, Seite 263-268. IEEE Computer Society, (1999)Non-Scan Design for Testability Based on Fault Oriented Conflict Analysis., , und . Asian Test Symposium, Seite 86-. IEEE Computer Society, (2002)Spirit: satisfiability problem implementation for redundancy identification and test generation., und . Asian Test Symposium, Seite 171-178. IEEE Computer Society, (2000)