Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Matos, Debora
Eine Person hinzufügen mit dem Namen Matos, Debora
 

Weitere Publikationen von Autoren mit dem selben Namen

A power-efficient hierarchical network-on-chip topology for stacked 3D ICs., , , und . VLSI-SoC, Seite 308-313. IEEE, (2013)Hierarchical and Multiple Switching NoC with Floorplan Based Adaptability., , , , , und . ARC, Volume 7806 von Lecture Notes in Computer Science, Seite 179-184. Springer, (2013)Combining fault tolerance and serialization effort to improve yield in 3D Networks-on-Chip., , , , , , , , und . ICECS, Seite 125-128. IEEE, (2013)Monitor-adapter coupling for NOC performance tuning., , , , , , und . ICSAMOS, Seite 193-199. IEEE, (2010)A NOC closed-loop performance monitor and adapter., , , , , , und . Microprocessors and Microsystems - Embedded Hardware Design, 37 (6-7): 661-671 (2013)A new reconfigurable clock-gating technique for low power SRAM-based FPGAs., , , , und . DATE, Seite 752-757. IEEE, (2011)Fault tolerant mechanism to improve yield in NoCs using a reconfigurable router., , , , , , und . SBCCI, ACM, (2009)Reconfigurable Routers for Low Power and High Performance., , , , , und . IEEE Trans. VLSI Syst., 19 (11): 2045-2057 (2011)Adaptive router architecture based on traffic behavior observability., , , , , , und . NoCArc@MICRO, Seite 17-22. ACM, (2009)NoC Power Optimization Using a Reconfigurable Router., , , , , und . ISVLSI, Seite 235-240. IEEE Computer Society, (2009)