PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Narasimham, Balaji"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Influence of supply voltage on the multi-cell upset soft error sensitivity of dual- and triple-well 28 nm CMOS SRAMs.

, , , , , , , , , und . IRPS, Seite 2. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Nidish Narayanaa Balaji University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Soft Error Performance of High-Speed Pulsed-DICE-Latch Design in 16 nm and 7 nm FinFET Processes., , , und . IRPS, Seite 1-4. IEEE, (2019)Alpha Particle Soft-Error Rates for D-FF Designs in 16-Nm and 7-Nm Bulk FinFET Technologies., , , , , , und . IRPS, Seite 1-5. IEEE, (2019)Designing soft-error-aware circuits with power and speed optimization., , , , und . IRPS, Seite 5-1. IEEE, (2018)Terrestrial SER characterization for nanoscale technologies: A comparative study., , , , , , , , , und 5 andere Autor(en). IRPS, Seite 4. IEEE, (2015)Evaluation of the system-level SER performance of gigabit ethernet transceiver devices., , , und . IRPS, Seite 4. IEEE, (2018)Influence of supply voltage on the multi-cell upset soft error sensitivity of dual- and triple-well 28 nm CMOS SRAMs., , , , , , , , , und . IRPS, Seite 2. IEEE, (2015)Scaling trends and bias dependence of the soft error rate of 16 nm and 7 nm FinFET SRAMs., , , , , und . IRPS, Seite 4. IEEE, (2018)Evaluation on flip-flop physical unclonable functions in a 14/16-nm bulk FinFET technology., , , , , , , und . IRPS, Seite 1. IEEE, (2018)