PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Fujiwara, Hidehiro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 28nm high density 1R/1W 8T-SRAM macro with screening circuitry against read disturb failure.

, , , , , und . CICC, Seite 1-4. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Fujiwara, Hidehiro
Eine Person hinzufügen mit dem Namen Fujiwara, Hidehiro
 

Weitere Publikationen von Autoren mit dem selben Namen

A stable chip-ID generating physical uncloneable function using random address errors in SRAM., , , , , , und . SoCC, Seite 143-147. IEEE, (2012)A 28-nm 1R1W Two-Port 8T SRAM Macro With Screening Circuitry Against Read Disturbance and Wordline Coupling Noise Failures., , , , , und . IEEE Trans. VLSI Syst., 26 (11): 2335-2344 (2018)Quality of a Bit (QoB): A New Concept in Dependable SRAM., , , , , , und . ISQED, Seite 98-102. IEEE Computer Society, (2008)A 7nm 2.1GHz Dual-Port SRAM with WL-RC Optimization and Dummy-Read-Recovery Circuitry to Mitigate Read- Disturb-Write Issue., , , , , , , , , und . ISSCC, Seite 390-392. IEEE, (2019)Design Choice in 45-nm Dual-Port SRAM - 8T, 10T Single End, and 10T Differential., , , , , , und . IPSJ Trans. System LSI Design Methodology, (2011)A 28nm high density 1R/1W 8T-SRAM macro with screening circuitry against read disturb failure., , , , , und . CICC, Seite 1-4. IEEE, (2013)A Dependable SRAM with 7T/14T Memory Cells., , , , , und . IEICE Transactions, 92-C (4): 423-432 (2009)A 40-nm Resilient Cache Memory for Dynamic Variation Tolerance Delivering ×91 Failure Rate Improvement under 35% Supply Voltage Fluctuation., , , , , , , , , und 4 andere Autor(en). IEICE Transactions, 97-C (4): 332-341 (2014)Divided Static Random Access Memory for Data Aggregation in Wireless Sensor Nodes., , , , , , , und . IEICE Transactions, 95-B (1): 178-188 (2012)A 10T Non-Precharge Two-Port SRAM for 74% Power Reduction in Video Processing., , , , , , und . ISVLSI, Seite 107-112. IEEE Computer Society, (2007)