PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Jha, Niraj K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Emerging Frontiers in Embedded Security.

, , , und . VLSI Design, Seite 203-208. IEEE Computer Society, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. Abhinav Jha University of Stuttgart

K. Stahl

K. Lindow

K. Gaiser

Grzegorz K. Karch

 

Weitere Publikationen von Autoren mit dem selben Namen

Automatic Test Generation for Combinational Threshold Logic Networks., , und . IEEE Trans. VLSI Syst., 16 (8): 1035-1045 (2008)Variable-Pipeline-Stage Router., und . IEEE Trans. VLSI Syst., 21 (9): 1669-1682 (2013)FinPrin: FinFET Logic Circuit Analysis and Optimization Under PVT Variations., und . IEEE Trans. VLSI Syst., 22 (12): 2462-2475 (2014)FTQLS: Fault-Tolerant Quantum Logic Synthesis., , und . IEEE Trans. VLSI Syst., 22 (6): 1350-1363 (2014)Editorial.. IEEE Trans. VLSI Syst., 15 (3): 249-261 (2007)Optimal Design of Checks for Error Detection and Location in Fault-Tolerant Multiprocessor Systems., und . IEEE Trans. Computers, 42 (7): 780-793 (1993)Task Graph Extraction for Embedded System Synthesis., und . VLSI Design, Seite 480-. IEEE Computer Society, (2003)High-level Synthesis of Multi-process Behavioral Descriptions., , , und . VLSI Design, Seite 467-473. IEEE Computer Society, (2003)Synthesis of Algorithm-Based Fault-Tolerant Systems from Dependence Graphs., und . IEEE Trans. Parallel Distrib. Syst., 4 (8): 864-874 (1993)Integrated functional partitioning and synthesis for low power distributed systems of systems-on-a-chip., und . IJES, 1 (1/2): 2-13 (2005)