PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Egawa, Ryusuke"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
ExaFSA: Parallel Fluid-Structure-Acoustic Simulation

, , , , , , , , , , , und . Software for Exascale Computing : SPPEXA 2016-2019, 136, Seite 271-300. Cham, Springer Nature, (2020)
DOI: 10.1007/978-3-030-47956-5_10

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Egawa, Ryusuke
Eine Person hinzufügen mit dem Namen Egawa, Ryusuke
 

Weitere Publikationen von Autoren mit dem selben Namen

Scaling Up Of Wave Pipelines., , , und . VLSI Design, Seite 439-445. IEEE Computer Society, (2001)A Load-Forwarding Mechanism for the Vector Architecture in Multimedia Applications., , , und . DSD, Seite 412-415. IEEE Computer Society, (2010)A Utility-Based Double Auction Mechanism for Efficient Grid Resource Allocation., , , und . ISPA, Seite 252-260. IEEE Computer Society, (2008)A middle-grain circuit partitioning strategy for 3-D integrated floating-point multipliers., , , , und . 3DIC, Seite 1-6. IEEE, (2011)Cache partitioning strategies for 3-D stacked vector processors., , , und . 3DIC, Seite 1-6. IEEE, (2010)An Adjacent-Line-Merging Writeback Scheme for STT-RAM-Based Last-Level Caches., , , , und . IEEE Trans. Multi-Scale Computing Systems, 4 (4): 593-604 (2018)A Capacity-Aware Thread Scheduling Method Combined with Cache Partitioning to Reduce Inter-Thread Cache Conflicts., , , und . IEICE Transactions, 96-D (9): 2047-2054 (2013)A Majority-Based Control Scheme for Way-Adaptable Caches., , , und . Facing the Multicore-Challenge, Volume 6310 von Lecture Notes in Computer Science, Seite 16-28. Springer, (2010)Vertically integrated processor and memory module design for vector supercomputers., , , und . 3DIC, Seite 1-6. IEEE, (2013)An energy-efficient dynamic memory address mapping mechanism., , , , , und . COOL Chips, Seite 1-3. IEEE Computer Society, (2015)