Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Activity-Aware Registers Placement for Low Power Gated Clock Tree Construction.

W. Shen, Y. Cai, X. Hong, und J. Hu. ISVLSI, Seite 383-388. IEEE Computer Society, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chenming Jiang University of Stuttgart

Huimin Hu University of Stuttgart

Yang Hu University of Stuttgart

Zhiming Hu University of Stuttgart

Franziska Huth University of Stuttgart

Toward Visually Analyzing Dynamic Social Messages and News Articles Containing Geo-Referenced InformationJ. Knittel, F. Huth, S. Koch, und T. Ertl. Seite 133--146. Springer Nature Switzerland, Cham, (2024)

Toward Visually Analyzing Dynamic Social Messages and News Articles Containing Geo-Referenced InformationJ. Knittel, F. Huth, S. Koch, und T. Ertl. Seite 133--146. Springer Nature Switzerland, Cham, (2024)Eye Tracking on Text Reading with Visual EnhancementsF. Huth, M. Koch, M. Awad-Mohammed, D. Weiskopf, und K. Kurzhals. Proceedings of the 2024 Symposium on Eye Tracking Research and Applications, Seite 1–7. New York, NY, USA, Association for Computing Machinery, (04.06.2024)ViSCitR: Visual Summarization and Comparison of Hotel ReviewsF. Huth, F. Beck, J. Knittel, S. Latif, S. Koch, und T. Ertl. 2024 IEEE 17th Pacific Visualization Conference (PacificVis), Seite 112-121. (April 2024)

Weitere Publikationen von Autoren mit dem selben Namen

Boostable Repeater Design for Variation Resilience in VLSI Interconnects.K. Shim, und J. Hu. IEEE Trans. VLSI Syst., 21 (9): 1619-1631 (2013)Design of Voltage Overscaled Low-Power Trellis Decoders in Presence of Process Variations.Y. Liu, T. Zhang, und J. Hu. IEEE Trans. VLSI Syst., 17 (3): 439-443 (2009)A Simple Yet Effective Merging Scheme for Prescribed-Skew Clock Routing.R. Chaturvedi, und J. Hu. ICCD, Seite 282-. IEEE Computer Society, (2003)Track assignment considering crosstalk-induced performance degradation.Q. Zhao, und J. Hu. ICCD, Seite 506-507. IEEE Computer Society, (2012)Buffer insertion with adaptive blockage avoidance.J. Hu, C. Alpert, S. Quay, und G. Gandham. IEEE Trans. on CAD of Integrated Circuits and Systems, 22 (4): 492-498 (2003)Reducing clock skew variability via crosslinks.A. Rajaram, J. Hu, und R. Mahapatra. IEEE Trans. on CAD of Integrated Circuits and Systems, 25 (6): 1176-1182 (2006)Low power clock buffer planning methodology in F-D placement for large scale circuit design.Y. Wang, Q. Zhou, Y. Cai, J. Hu, X. Hong, und J. Bian. ASP-DAC, Seite 370-375. IEEE, (2008)A single layer zero skew clock routing in X architecture.W. Shen, Y. Cai, X. Hong, J. Hu, und B. Lu. Science in China Series F: Information Sciences, 52 (8): 1466-1475 (2009)Zero skew clock routing in X-architecture based on an improved greedy matching algorithm.W. Shen, Y. Cai, X. Hong, J. Hu, und B. Lu. Integration, 41 (3): 426-438 (2008)Low Power Gated Clock Tree Driven Placement.W. Shen, Y. Cai, X. Hong, und J. Hu. IEICE Transactions, 91-A (2): 595-603 (2008)