PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Iwane, Masahiko"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Efficient Comparative Evaluation to Buffering Methods for Window-based Image Processing Using Semi-programmable Hardware.

, , und . ERSA, Seite 233-239. CSREA Press, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Iwane, Masahiko
Eine Person hinzufügen mit dem Namen Iwane, Masahiko
 

Weitere Publikationen von Autoren mit dem selben Namen

Extracting distance from defocused images with different aperture sizes.. Systems and Computers in Japan, 23 (10): 81-91 (1992)Organization of Shared Memory with Synchronization for Multiprocessor-on-a-chip., und . ICPADS, Seite 83-90. IEEE Computer Society, (2002)An efficient parallel processing using a cache memory with synchronization on a Soc-multiprocessor., und . Circuits, Signals, and Systems, Seite 142-147. IASTED/ACTA Press, (2005)An intermediate hardware model with load/store unit for C to FPGA., und . FPGA, Seite 279. ACM, (2009)Evaluation of mechanisms introduced to improve performance of TSVM cache., und . Parallel and Distributed Computing and Networks, Seite 502-507. IASTED/ACTA Press, (2004)Coherence Maintenances to realize an efficient parallel processing for a Cache Memory with Synchronization on a Chip-Multiprocessor., und . ISPAN, Seite 324-333. IEEE Computer Society, (2005)Tagged communication and synchronization memory for multiprocessor-on-a-chip., , und . Systems and Computers in Japan, 32 (4): 1-13 (2001)An FPGA implementation of a DWT with 5/3 filter using semi-programmable hardware., , und . APCCAS, Seite 709-712. IEEE, (2008)An FPGA implementation of a snoop cache with synchronization for a multiprocessor system-on-chip., und . ICPADS, Seite 1-8. IEEE Computer Society, (2007)A Programmable Load/Store Unit on C-based Hardware Design for FPGA., und . FPT, Seite 361-364. IEEE, (2007)