PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Hasegawa, Yohei"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An adaptive Viterbi decoder on the dynamically reconfigurable processor.

, , , , und . FPT, Seite 285-288. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Hasegawa, Yohei
Eine Person hinzufügen mit dem Namen Hasegawa, Yohei
 

Weitere Publikationen von Autoren mit dem selben Namen

An Adaptive Cryptographic Accelerator for IPsec on Dynamically Reconfigurable Processor., , , , , und . FPT, Seite 163-170. IEEE, (2005)Performance Analysis of Multi-process Execution Model on Dynamically Reconfigurable Processor., , und . ERSA, Seite 203-206. CSREA Press, (2007)Performance and power analysis of time-multiplexed execution on dynamically reconfigurable processor., , , , , , , und . IPDPS, IEEE, (2006)Design Methodology and Trade-offs Analysis for Parameterized Dynamically Reconfigurable Processor Arrays., und . FPL, Seite 796-799. IEEE, (2007)Time-multiplexed execution on the dynamically reconfigurable processor: a performance/cost evaluation., , , , und . FPGA, Seite 265. ACM, (2005)Implementing and Evaluating Stream Applications on the Dynamically Reconfigurable Processor., , , , , , , , , und 3 andere Autor(en). FCCM, Seite 328-329. IEEE Computer Society, (2004)Leakage power reduction for coarse grained dynamically reconfigurable processor arrays with fine grained Power Gating technique., , , , , , , , , und 1 andere Autor(en). FPT, Seite 329-332. IEEE, (2008)A cost-effective context memory structure for dynamically reconfigurable processors., , , , und . IPDPS, IEEE, (2006)A Context Dependent Clock Control Mechanism for Dynamically Reconfigurable Processors., , , , , , , und . FPL, Seite 1-6. IEEE, (2006)TCP throughput characteristics over 5G millimeterwave network in indoor train station., , , , und . WCNC, Seite 1-6. IEEE, (2019)