PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Azevedo, Arnaldo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Memory Hierarchy Targeting Bi-Predictive Motion Compensation for H.264/AVC Decoder.

, , , , und . ISVLSI, Seite 445-446. IEEE Computer Society, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Azevedo, Arnaldo
Eine Person hinzufügen mit dem Namen Azevedo, Arnaldo
 

Weitere Publikationen von Autoren mit dem selben Namen

A Multidimensional Software Cache for Scratchpad-Based Systems., und . IJERTCS, 1 (4): 1-20 (2010)Virtual execution platforms for mixed-time-criticality systems: the CompSOC architecture and design flow., , , , , , , , , und 2 andere Autor(en). SIGBED Review, 10 (3): 23-34 (2013)MoCHA: a Bi-Predictive Motion Compensation Hardware for H.264/AVC Decoder Targeting HDTV., , , und . ISCAS, Seite 1617-1620. IEEE, (2007)Accelerating a Multiprocessor Reconfigurable Architecture with Pipelined VLIW Units., , , und . IEEE International Workshop on Rapid System Prototyping, Seite 255-257. IEEE Computer Society, (2005)When reconfigurable architecture meets network-on-chip., , und . SBCCI, Seite 216-221. ACM, (2004)Scalability of Macroblock-level Parallelism for H.264 Decoding., , , , , und . ICPADS, Seite 236-243. IEEE Computer Society, (2009)FPGA Prototyping Strategy for a H.264/AVC Video Decoder., , , , , , , und . IEEE International Workshop on Rapid System Prototyping, Seite 174-180. IEEE Computer Society, (2007)FPGA Design of A H.264/AVC Main Profile Decoder for HDTV., , , , , , und . FPL, Seite 1-6. IEEE, (2006)Motion Compensation Decoder Architecture for H.264/AVC Main Profile Targeting HDTV., , , und . VLSI-SoC, Seite 52-57. IEEE, (2006)A reduced memory bandwidth and high throughput HDTV motion compensation decoder for H.264/AVC High 4: 2: 2 profile., , , , , und . J. Real-Time Image Processing, 8 (1): 127-140 (2013)