Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Kosuge, Atsutake
Eine Person hinzufügen mit dem Namen Kosuge, Atsutake
 

Weitere Publikationen von Autoren mit dem selben Namen

10.1 A 6Gb/s 6pJ/b 5mm-distance non-contact interface for modular smartphones using two-fold transmission-line coupler and EMC-qualified pulse transceiver., , , und . ISSCC, Seite 1-3. IEEE, (2015)Analytical thruchip inductive coupling channel design optimization., , , , , und . ASP-DAC, Seite 731-736. IEEE, (2016)Inductively-powered wireless solid-state drive (SSD) system with merged error correction of high-speed non-contact data links and NAND flash memory., , , , , , , und . VLSIC, Seite 128-. IEEE, (2015)A 0.15mm-thick non-contact connector for MIPI using vertical directional coupler., , , , , , , und . ISSCC, Seite 200-201. IEEE, (2013)A Study of Physical Design Guidelines in ThruChip Inductive Coupling Channel., , , , , und . IEICE Transactions, 98-A (12): 2584-2591 (2015)A 4.8x Faster FPGA-Based Iterative Closest Point Accelerator for Object Pose Estimation of Picking Robot Applications., , , , und . FCCM, Seite 331. IEEE, (2019)Analysis and Design of an 8.5-Gb/s/Link Multi-Drop Bus Using Energy-Equipartitioned Transmission Line Couplers., , , , und . IEEE Trans. on Circuits and Systems, 62-I (8): 2122-2131 (2015)A 12.5Gb/s/link non-contact multi drop bus system with impedance-matched Transmission Line Couplers and Dicode partial-response channel transceivers., , , , , und . ASP-DAC, Seite 91-92. IEEE, (2013)A 280 Mb/s In-Vehicle LAN System Using Electromagnetic Clip Connector and High-EMC Transceiver., , , , und . IEEE Trans. on Circuits and Systems, 63-I (2): 265-275 (2016)A 0.61-μJ/Frame Pipelined Wired-logic DNN Processor in 16-nm FPGA Using Convolutional Non-Linear Neural Network., , , und . IEEE Open J. Circuits Syst., (2022)