PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Rajendran, Bipin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
NormAD - Normalized Approximate Descent based supervised learning rule for spiking neurons.

, und . IJCNN, Seite 1-8. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Rajendran, Bipin
Eine Person hinzufügen mit dem Namen Rajendran, Bipin
 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient scrub mechanisms for error-prone emerging memories., , , , , und . HPCA, Seite 15-26. IEEE Computer Society, (2012)Neuromorphic computing with multi-memristive synapses., , , , , , , , , und . CoRR, (2017)Pulsed laser annealing: A scalable and practical technology for monolithic 3D IC., , , und . 3DIC, Seite 1-5. IEEE, (2013)Live Demonstration: Image Classification Using Bio-inspired Spiking Neural Networks., , und . ISCAS, Seite 1-. IEEE, (2018)Mixed-precision architecture based on computational memory for training deep neural networks., , , , , und . ISCAS, Seite 1-5. IEEE, (2018)Acceleration of Convolutional Networks Using Nanoscale Memristive Devices., , und . EANN, Volume 893 von Communications in Computer and Information Science, Seite 240-251. Springer, (2018)Self-consistent power/performance/reliability analysis for copper interconnects., , , , und . SLIP, Seite 17-22. ACM, (2004)Low-Power Neuromorphic Hardware for Signal Processing Applications: A review of architectural and system-level design approaches., , , , und . IEEE Signal Process. Mag., 36 (6): 97-110 (2019)Learning Algorithms and Signal Processing for Brain-Inspired Computing [From the Guest Editors]., , , , , , und . IEEE Signal Process. Mag., 36 (6): 12-15 (2019)A 45nm CMOS neuromorphic chip with a scalable architecture for learning in networks of spiking neurons., , , , , , , , , und 1 andere Autor(en). CICC, Seite 1-4. IEEE, (2011)