PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Yun, Won-Joo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 7.7mW/1.0ns/1.35V delay locked loop with racing mode and OA-DCC for DRAM interface.

, , , , , , , , , , , , , , , und . ISCAS, Seite 3861-3864. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

King Cho Wong University of Stuttgart

Raphael Joos University of Stuttgart

Dr. Jung-Won Youn University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

A 7Gb/s/link non-contact memory module for multi-drop bus system using energy-equipartitioned coupled transmission line., , , , , , und . ISSCC, Seite 52-54. IEEE, (2012)A 7.7mW/1.0ns/1.35V delay locked loop with racing mode and OA-DCC for DRAM interface., , , , , , , , , und 6 andere Autor(en). ISCAS, Seite 3861-3864. IEEE, (2010)A 4-bit 2GSamples/s parallel Flash ADC using comb-type reference ladder., , und . IEICE Electronic Express, 5 (15): 562-567 (2008)A 1.6V 3.3Gb/s GDDR3 DRAM with dual-mode phase- and delay-locked loop using power-noise management with unregulated power supply in 54nm CMOS., , , , , , , , , und 14 andere Autor(en). ISSCC, Seite 140-141. IEEE, (2009)17.7 A digital DLL with hybrid DCC using 2-step duty error extraction and 180° phase aligner for 2.67Gb/S/pin 16Gb 4-H stack DDR4 SDRAM with TSVs., , , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)A 1.26mW/Gbps 8 locking cycles versatile all-digital CDR with TDC combined DLL., , , und . ISCAS, Seite 1576-1579. IEEE, (2013)A Fast-lock Synchronous Multi-phase Clock Generator based on a Time-to-digital Converter., , , , und . ISCAS, Seite 1-4. IEEE, (2009)18.2 A 1.2V 20nm 307GB/s HBM DRAM with at-speed wafer-level I/O test scheme and adaptive refresh considering temperature distribution., , , , , , , , , und 11 andere Autor(en). ISSCC, Seite 316-317. IEEE, (2016)A 3.57 Gb/s/pin Low Jitter All-Digital DLL With Dual DCC Circuit for GDDR3 DRAM in 54-nm CMOS Technology., , , und . IEEE Trans. VLSI Syst., 19 (9): 1718-1722 (2011)A 0.1-to-1.5GHz 4.2mW All-Digital DLL with Dual Duty-Cycle Correction Circuit and Update Gear Circuit for DRAM in 66nm CMOS Technology., , , , , , , , , und 12 andere Autor(en). ISSCC, Seite 282-283. IEEE, (2008)