PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Kawaguchi, Hiroshi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Normally Off ECG SoC With Non-Volatile MCU and Noise Tolerant Heartbeat Detector.

, , , , , , , , , , , , , und . IEEE Trans. Biomed. Circuits and Systems, 9 (5): 641-651 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Kawaguchi, Hiroshi
Eine Person hinzufügen mit dem Namen Kawaguchi, Hiroshi
 

Weitere Publikationen von Autoren mit dem selben Namen

A power-variation model for sensor node and the impact against life time of wireless sensor networks., , , , , , und . IEICE Electronic Express, 7 (3): 197-202 (2010)A Sub 100 mW H.264 MP@L4.1 Integer-Pel Motion Estimation Processor Core for MBAFF Encoding with Reconfigurable Ring-Connected Systolic Array and Segmentation-Free, Rectangle-Access Search-Window Buffer., , , , , , , , und . IEICE Transactions, 91-C (4): 465-478 (2008)Counter-Based Broadcasting with Hop Count Aware Random Assessment Delay Extension for Wireless Sensor Networks., , , , , und . IEICE Transactions, 91-B (11): 3489-3498 (2008)A Self-Alignment Row-by-Row Variable-VDD Scheme Reducing 90% of Active-Leakage Power in SRAM's., , und . IEICE Transactions, 90-C (4): 743-748 (2007)Data Transmission Scheduling Based on RTS/CTS Exchange for Periodic Data Gathering Sensor Networks., , , , und . IEICE Transactions, 90-B (12): 3410-3418 (2007)Parallelized viterbi processor for 5, 000-word large-vocabulary real-time continuous speech recognition FPGA system., , , , und . INTERSPEECH, Seite 1483-1486. ISCA, (2009)Architectural Study of HOG Feature Extraction Processor for Real-Time Object Detection., , , , , und . SiPS, Seite 197-202. IEEE, (2012)A 40-nm 256-Kb 0.6-V operation half-select resilient 8T SRAM with sequential writing technique enabling 367-mV VDDmin reduction., , , , , , und . ISQED, Seite 489-492. IEEE, (2012)Quality of a Bit (QoB): A New Concept in Dependable SRAM., , , , , , und . ISQED, Seite 98-102. IEEE Computer Society, (2008)7T SRAM enabling low-energy simultaneous block copy., , , , , und . CICC, Seite 1-4. IEEE, (2010)