Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

In Situ SRAM Static Stability Estimation in 65-nm CMOS., und . J. Solid-State Circuits, 48 (10): 2541-2549 (2013)Analysis of STT-RAM cell design with multiple MTJs per access., , , , , und . NANOARCH, Seite 53-58. IEEE Computer Society, (2011)A 180mW 56Gb/s DSP-Based Transceiver for High Density IOs in Data Center Switches in 7nm FinFET Technology., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 118-120. IEEE, (2019)A body-voltage-sensing-based short pulse reading circuit for spin-torque transfer RAMs (STT-RAMs)., , , , , und . ISQED, Seite 275-282. IEEE, (2012)A digitally-calibrated 10GS/s reconfigurable flash ADC in 65-nm CMOS., , , und . ISCAS, Seite 2443-2447. IEEE, (2013)Nearly Exact Analytical Formulation of the DNL Yield of the Digital-to-Analog Converter., und . IEEE Trans. on Circuits and Systems, 59-II (9): 563-567 (2012)Male Adolescents' and Young Adults' Evaluations of Interracial Exclusion in Offline and Online Settings., , , , und . Cyberpsy., Behavior, and Soc. Networking, 22 (10): 641-647 (2019)Stability Estimation of a 6T-SRAM Cell Using a Nonlinear Regression., und . IEEE Trans. VLSI Syst., 22 (1): 27-38 (2014)A 3.8 mW/Gbps quad-channel 8.5-13 Gbps serial link with a 5-tap DFE and a 4-tap transmit FFE in 28 nm CMOS., , , , , , , , , und 3 andere Autor(en). VLSIC, Seite 348-. IEEE, (2015)An INL Yield Model of the Digital-to-Analog Converter., und . IEEE Trans. on Circuits and Systems, 60-I (3): 582-592 (2013)