Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 110 mW 6 bit 36 GS/s interleaved SAR ADC for 100 GBE occupying 0.048 mm2 in 32 nm SOI CMOS.

L. Kull, J. Pliva, T. Toifl, M. Schmatz, P. Francese, C. Menolfi, M. Braendli, M. Kossel, T. Morf, T. Andersen, und Y. Leblebici. A-SSCC, Seite 89-92. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. Andrea Thom University of Stuttgart

Andrea Loi University of Stuttgart

Andrea Talmann University of Stuttgart

Jun. -Prof. Dr. Andrea Iannelli University of Stuttgart

Dr. Andrea Zappe University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Implementation of Low-Power 6-8 b 30-90 GS/s Time-Interleaved ADCs With Optimized Input Bandwidth in 32 nm CMOS.L. Kull, J. Pliva, T. Toifl, M. Schmatz, P. Francese, C. Menolfi, M. Braendli, M. Kossel, T. Morf, T. Andersen und 1 andere Autor(en). J. Solid-State Circuits, 51 (3): 636-648 (2016)20.3 A feedforward controlled on-chip switched-capacitor voltage regulator delivering 10W in 32nm SOI CMOS.T. Andersen, F. Krismer, J. Kolar, T. Toifl, C. Menolfi, L. Kull, T. Morf, M. Kossel, M. Braendli, und P. Francese. ISSCC, Seite 1-3. IEEE, (2015)5 Parallel Prism: A topology for pipelined implementations of convolutional neural networks using computational memory.M. Dazzi, A. Sebastian, P. Francese, T. Parnell, L. Benini, und E. Eleftheriou. CoRR, (2019)A 0.3PJ/Bit 112GB/S PAM4 1+0.5D TX-DFE Precoder and 8-Tap FFE in 14NM CMOS.T. Toifl, C. Menolfi, M. Brändli, A. Cevrero, P. Francese, M. Kossel, L. Kull, D. Luu, T. Morf, und I. Özkaya. VLSI Circuits, Seite 53-54. IEEE, (2018)Parallel Implementation Technique of Digital Equalizer for Ultra-High-Speed Wireline Receiver.G. Kim, L. Kull, D. Luu, M. Braendli, C. Menolfi, P. Francese, C. Aprile, T. Morf, M. Kossel, A. Cevrero und 3 andere Autor(en). ISCAS, Seite 1-5. IEEE, (2018)A 161-mW 56-Gb/s ADC-Based Discrete Multitone Wireline Receiver Data-Path in 14-nm FinFET.G. Kim, M. Kossel, A. Cevrero, I. Özkaya, A. Burg, T. Toifl, Y. Leblebici, L. Kull, D. Luu, M. Braendli und 5 andere Autor(en). J. Solid-State Circuits, 55 (1): 38-48 (2020)A 5.7mW/Gb/s 24-to-240Ω 1.6Gb/s thin-oxide DDR transmitter with 1.9-to-7.6V/ns clock-feathering slew-rate control in 22nm CMOS.M. Kossel, C. Menolfi, T. Toifl, P. Francese, M. Braendli, P. Buchmann, L. Kull, T. Andersen, und T. Morf. ISSCC, Seite 310-311. IEEE, (2013)An 8Gb/s 1.5mW/Gb/s 8-tap 6b NRZ/PAM-4 Tomlinson-Harashima precoding transmitter for future memory-link applications in 22nm CMOS.M. Kossel, T. Toifl, P. Francese, M. Braendli, C. Menolfi, P. Buchmann, L. Kull, T. Andersen, und T. Morf. ISSCC, Seite 408-409. IEEE, (2013)20.3 A feedforward controlled on-chip switched-capacitor voltage regulator delivering 10W in 32nm SOI CMOS.T. Andersen, F. Krismer, J. Kolar, T. Toifl, C. Menolfi, L. Kull, T. Morf, M. Kossel, M. Brandii, und P. Francese. ISSCC, Seite 1-3. IEEE, (2015)A 10 Gb/s 8-Tap 6b 2-PAM/4-PAM Tomlinson-Harashima Precoding Transmitter for Future Memory-Link Applications in 22-nm SOI CMOS.M. Kossel, T. Toifl, P. Francese, M. Braendli, C. Menolfi, P. Buchmann, L. Kull, T. Andersen, und T. Morf. J. Solid-State Circuits, 48 (12): 3268-3284 (2013)