Autor der Publikation

Efficient system-level mapping from streaming applications to FPGAs (abstract only).

, , und . FPGA, Seite 277. ACM, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Incremental CAD., , , und . ICCAD, Seite 236-243. IEEE Computer Society, (2000)Thermal via planning for 3-D ICs., und . ICCAD, Seite 745-752. IEEE Computer Society, (2005)Compilation and architecture support for customized vector instruction extension., , , , , , , und . ASP-DAC, Seite 652-657. IEEE, (2012)Dynamically reconfigurable hybrid cache: An energy-efficient last-level cache design., , , , , , und . DATE, Seite 45-50. IEEE, (2012)Coordinated resource optimization in behavioral synthesis., , und . DATE, Seite 1267-1272. IEEE, (2010)LUT-based FPGA technology mapping under arbitrary net-delay models., , , und . Computers & Graphics, 18 (4): 507-516 (1994)Domain-specific processor with 3D integration for medical image processing., , , , , und . ASAP, Seite 247-250. IEEE Computer Society, (2011)Energy-efficient computing using adaptive table lookup based on nonvolatile memories., , , , und . ISLPED, Seite 280-285. IEEE, (2013)Buffer block planning for interconnect planning and prediction., , und . IEEE Trans. VLSI Syst., 9 (6): 929-937 (2001)Pin assignment with global routing for general cell designs.. IEEE Trans. on CAD of Integrated Circuits and Systems, 10 (11): 1401-1412 (1991)