Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 4GHz, low latency TCAM in 14nm SOI FinFET technology using a high performance current sense amplifier for AC current surge reduction.

A. Fritsch, M. Kugel, R. Sautter, D. Wendel, J. Pille, O. Torreiter, S. Kalyanasundaram, und D. Dobson. ESSCIRC, Seite 343-346. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Lukas Piller University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A 4GHz, low latency TCAM in 14nm SOI FinFET technology using a high performance current sense amplifier for AC current surge reduction.A. Fritsch, M. Kugel, R. Sautter, D. Wendel, J. Pille, O. Torreiter, S. Kalyanasundaram, und D. Dobson. ESSCIRC, Seite 343-346. IEEE, (2015)Implementation of the Cell Broadband Engine™ in 65 nm SOI Technology Featuring Dual Power Supply SRAM Arrays Supporting 6 GHz at 1.3 V.J. Pille, C. Adams, T. Christensen, S. Cottier, S. Ehrenreich, F. Kono, D. Nelson, O. Takahashi, S. Tokito, O. Torreiter und 2 andere Autor(en). J. Solid-State Circuits, 43 (1): 163-171 (2008)Microarchitecture and implementation of the synergistic processor in 65-nm and 90-nm SOI.B. Flachs, S. Asano, S. Dhong, H. Hofstee, G. Gervais, R. Kim, T. Le, P. Liu, J. Leenstra, J. Liberty und 19 andere Autor(en). IBM Journal of Research and Development, 51 (5): 529-544 (2007)The circuit design of the synergistic processor element of a CELL processor.O. Takahashi, R. Cook, S. Cottier, S. Dhong, B. Flachs, K. Hirairi, A. Kawasumi, H. Murakami, H. Noro, H. Oh und 3 andere Autor(en). ICCAD, Seite 111-117. IEEE Computer Society, (2005)Key features of the design methodology enabling a multi-core SoC implementation of a first-generation CELL processor.D. Pham, H. Anderson, E. Behnen, M. Bolliger, S. Gupta, H. Hofstee, P. Harvey, C. Johns, J. Kahle, A. Kameyama und 13 andere Autor(en). ASP-DAC, Seite 871-878. IEEE, (2006)The 24-Core POWER9 Processor With Adaptive Clocking, 25-Gb/s Accelerator Links, and 16-Gb/s PCIe Gen4.C. Gonzalez, M. Floyd, E. Fluhr, P. Restle, D. Dreps, M. Sperling, R. Rao, D. Hogenmiller, C. Vezyrtzis, P. Chuang und 13 andere Autor(en). IEEE J. Solid State Circuits, 53 (1): 91-101 (2018)5.1 POWER8TM: A 12-core server-class processor in 22nm SOI with 7.6Tb/s off-chip bandwidth.E. Fluhr, J. Friedrich, D. Dreps, V. Zyuban, G. Still, C. Gonzalez, A. Hall, D. Hogenmiller, F. Malgioglio, R. Nett und 10 andere Autor(en). ISSCC, Seite 96-97. IEEE, (2014)POWER7™, a Highly Parallel, Scalable Multi-Core High End Server Processor.D. Wendel, R. Kalla, J. Warnock, R. Cargnoni, S. Chu, J. Clabes, D. Dreps, D. Hrusecky, J. Friedrich, M. Islam und 14 andere Autor(en). J. Solid-State Circuits, 46 (1): 145-161 (2011)A 32nm 0.5V-supply dual-read 6T SRAM.J. Kuang, J. Schaub, F. Gebara, D. Wendel, S. Saroop, T. Nguyen, T. Fröhnel, A. Müller, C. Durham, R. Sautter und 5 andere Autor(en). CICC, Seite 1-4. IEEE, (2010)The 12-Core POWER8™ Processor With 7.6 Tb/s IO Bandwidth, Integrated Voltage Regulation, and Resonant Clocking.E. Fluhr, S. Baumgartner, D. Boerstler, J. Bulzacchelli, T. Diemoz, D. Dreps, G. English, J. Friedrich, A. Gattiker, T. Gloekler und 20 andere Autor(en). IEEE J. Solid State Circuits, 50 (1): 10-23 (2015)