Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

NTUplace4h: A Novel Routability-Driven Placement Algorithm for Hierarchical Mixed-Size Circuit Designs., , , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 33 (12): 1914-1927 (2014)Effective Wire Models for X-Architecture Placement., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (4): 654-658 (2008)MP-Trees: A Packing-Based Macro Placement Algorithm for Modern Mixed-Size Designs., , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (9): 1621-1634 (2008)SoC test scheduling using the B-tree based floorplanning technique., , und . ASP-DAC, Seite 1188-1191. ACM Press, (2005)MDP-trees: multi-domain macro placement for ultra large-scale mixed-size designs., , , und . ASP-DAC, Seite 557-562. ACM, (2019)X-architecture placement based on effective wire models., , und . ISPD, Seite 87-94. ACM, (2007)An integrated nonlinear placement framework with congestion and porosity aware buffer planning., , und . DAC, Seite 702-707. ACM, (2008)Essential Issues in Analytical Placement Algorithms., , und . IPSJ Trans. System LSI Design Methodology, (2009)1-D Cell Generation With Printability Enhancement., , , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (3): 419-432 (2013)A Novel Analog Physical Synthesis Methodology Integrating Existent Design Expertise., , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (2): 199-212 (2015)