Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 32 Gb/s, 4.7 pJ/bit Optical Link With -11.7 dBm Sensitivity in 14-nm FinFET CMOS.

J. Proesel, Z. Deniz, A. Cevrero, I. Özkaya, S. Kim, D. Kuchta, S. Lee, S. Rylov, H. Ainspan, T. Dickson, J. Bulzacchelli, und M. Meghelli. J. Solid-State Circuits, 53 (4): 1214-1226 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

John Nixon University of Stuttgart

F. Dörr

Isaac Henderson Johnson Jeyakumar University of Stuttgart

F. Laufer

F. Rusitschka

Weitere Publikationen von Autoren mit dem selben Namen

A 1.8-pJ/bit 16×16-Gb/s source synchronous parallel interface in 32nm SOI CMOS with receiver redundancy for link recalibration.T. Dickson, Y. Liu, A. Agrawal, J. Bulzacchelli, H. Ainspan, Z. Deniz, B. Parker, M. Meghelli, und D. Friedman. CICC, Seite 1-4. IEEE, (2015)Distributed Network of LDO Microregulators Providing Submicrosecond DVFS and IR Drop Compensation for a 24-Core Microprocessor in 14nm SOI CMOS.M. Perez, M. Sperling, T. Diemoz, J. Bulzacchelli, und Z. Deniz. CICC, Seite 1-4. IEEE, (2019)An 8x 10-Gb/s Source-Synchronous I/O System Based on High-Density Silicon Carrier Interconnects.T. Dickson, Y. Liu, S. Rylov, B. Dang, C. Tsang, P. Andry, J. Bulzacchelli, H. Ainspan, X. Gu, L. Turlapati und 4 andere Autor(en). J. Solid-State Circuits, 47 (4): 884-896 (2012)Distributed Network of LDO Microregulators Providing Submicrosecond DVFS and IR Drop Compensation for a 24-Core Microprocessor in 14-nm SOI CMOS.M. Perez, M. Sperling, J. Bulzacchelli, Z. Deniz, und T. Diemoz. J. Solid-State Circuits, 55 (3): 731-743 (2020)A 25 Gb/s Burst-Mode Receiver for Low Latency Photonic Switch Networks.A. Rylyakov, J. Proesel, S. Rylov, B. Lee, J. Bulzacchelli, A. Ardey, B. Parker, M. Beakes, C. Baks, C. Schow und 1 andere Autor(en). J. Solid-State Circuits, 50 (12): 3120-3132 (2015)A 32 Gb/s, 4.7 pJ/bit Optical Link With -11.7 dBm Sensitivity in 14-nm FinFET CMOS.J. Proesel, Z. Deniz, A. Cevrero, I. Özkaya, S. Kim, D. Kuchta, S. Lee, S. Rylov, H. Ainspan, T. Dickson und 2 andere Autor(en). J. Solid-State Circuits, 53 (4): 1214-1226 (2018)A 1.8 pJ/bit 16×16Gb/s Source-Synchronous Parallel Interface in 32 nm SOI CMOS with Receiver Redundancy for Link Recalibration.T. Dickson, Y. Liu, A. Agrawal, J. Bulzacchelli, H. Ainspan, Z. Deniz, B. Parker, M. Beakes, M. Meghelli, und D. Friedman. J. Solid-State Circuits, 51 (8): 1744-1755 (2016)A 128-Gb/s 1.3-pJ/b PAM-4 Transmitter With Reconfigurable 3-Tap FFE in 14-nm CMOS.Z. Deniz, J. Proesel, J. Bulzacchelli, H. Ainspan, T. Dickson, M. Beakes, und M. Meghelli. J. Solid-State Circuits, 55 (1): 19-26 (2020)Dual-Loop System of Distributed Microregulators With High DC Accuracy, Load Response Time Below 500 ps, and 85-mV Dropout Voltage.J. Bulzacchelli, Z. Deniz, T. Rasmus, J. Iadanza, W. Bucossi, S. Kim, R. Blanco, C. Cox, M. Chhabra, C. LeBlanc und 2 andere Autor(en). J. Solid-State Circuits, 47 (4): 863-874 (2012)Design techniques for CMOS backplane transceivers approaching 30-Gb/s data rates.J. Bulzacchelli. CICC, Seite 1-8. IEEE, (2013)