PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Crupi, Felice"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Understanding the Basic Advantages of Bulk FinFETs for Sub- and Near-Threshold Logic Circuits From Device Measurements.

, , , , , , und . IEEE Trans. on Circuits and Systems, 59-II (7): 439-442 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Crupi, Felice
Eine Person hinzufügen mit dem Namen Crupi, Felice
 

Weitere Publikationen von Autoren mit dem selben Namen

Experimental study of leakage-delay trade-off in Germanium pMOSFETs for logic circuits., , , und . ISCAS, Seite 1699-1702. IEEE, (2010)A portable class of 3-transistor current references with low-power sub-0.5 V operation., , , , , und . I. J. Circuit Theory and Applications, 46 (4): 779-795 (2018)A picopower temperature-compensated, subthreshold CMOS voltage reference., , , und . I. J. Circuit Theory and Applications, 42 (12): 1306-1318 (2014)Impact of voltage scaling on STT-MRAMs through a variability-aware simulation framework., , , , , und . SMACD, Seite 1-4. IEEE, (2017)Exploiting Double-Barrier MTJs for Energy-Efficient Nanoscaled STT-MRAMs., , , , , , und . SMACD, Seite 85-88. IEEE, (2019)Making IoT Services Accountable: A Solution Based on Blockchain and Physically Unclonable Functions., , , , , und . IDCS, Volume 11874 von Lecture Notes in Computer Science, Seite 294-305. Springer, (2019)Analysis of TFET based 6T SRAM cells implemented with state of the art silicon nanowires., , , , und . ESSDERC, Seite 282-285. IEEE, (2014)Full Model and Characterization of Noise in Operational Amplifier., , , und . IEEE Trans. on Circuits and Systems, 56-I (1): 97-102 (2009)A 2.6 nW, 0.45 V Temperature-Compensated Subthreshold CMOS Voltage Reference., , , , und . J. Solid-State Circuits, 46 (2): 465-474 (2011)Gate-level body biasing for subthreshold logic circuits: analytical modeling and design guidelines., , , und . I. J. Circuit Theory and Applications, 43 (11): 1523-1540 (2015)