Autor der Publikation

Hierarchical Power Distribution With Power Tree in Dozens of Power Domains for 90-nm Low-Power Multi-CPU SoCs.

, , , , , , , , , , , , und . J. Solid-State Circuits, 42 (1): 74-83 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Kanno, Yusuke
Eine Person hinzufügen mit dem Namen Kanno, Yusuke
 

Weitere Publikationen von Autoren mit dem selben Namen

Soft-Error-Tolerant Dual-Modular-Redundancy Architecture with Repair and Retry Scheme for Memory-Control Circuit on FPGA., , und . IEICE Transactions, 100-C (4): 382-390 (2017)Hierarchical Power Distribution With Power Tree in Dozens of Power Domains for 90-nm Low-Power Multi-CPU SoCs., , , , , , , , , und 3 andere Autor(en). J. Solid-State Circuits, 42 (1): 74-83 (2007)Comprehensive electrochemical imaging with local redox cycling-based electrochemical chip device for evaluation of three-dimensional culture cells., , , , , und . MHS, Seite 16-18. IEEE, (2012)A Method for Measuring of RTN by Boosting Word-Line Voltage in 6-Tr-SRAMs., , , und . IEICE Transactions, 97-C (3): 215-221 (2014)A Low-Power Wide-Range Clock Synchronizer With Predictive-Delay-Adjustment Scheme for Continuous Voltage Scaling in DVFS., , , , , und . J. Solid-State Circuits, 45 (11): 2312-2320 (2010)In-Situ Measurement of Supply-Noise Maps With Millivolt Accuracy and Nanosecond-Order Time Resolution., , , , , , , und . J. Solid-State Circuits, 42 (4): 784-789 (2007)Hierarchical power distribution and power management scheme for a single chip mobile processor., , , , , , , , , und 23 andere Autor(en). DAC, Seite 292-295. ACM, (2006)