Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A fully integrated 40pF output capacitor beat-frequency-quantizer-based digital LDO with built-in adaptive sampling and active voltage positioning.

S. Kundu, M. Liu, R. Wong, S. Wen, und C. Kim. ISSCC, Seite 308-310. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jie Li University of Stuttgart

Abhishekkumar Shingala University of Stuttgart

Ashkan Shiravand University of Stuttgart

Elizaveta Shishova University of Stuttgart

Dr. -Ing. Christoph Wenzel University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Performance, metastability and soft-error robustness tradeoffs for flip-flops in 40nm CMOS.D. Rennie, D. Li, M. Sachdev, B. Bhuva, S. Jagannathan, S. Wen, und R. Wong. CICC, Seite 1-4. IEEE, (2011)Minimizing Soft Errors in TCAM Devices: A Probabilistic Approach to Determining Scrubbing Intervals.S. Baeg, S. Wen, und R. Wong. IEEE Trans. on Circuits and Systems, 57-I (4): 814-822 (2010)RIIF - Reliability information interchange format.A. Evans, M. Nicolaidis, S. Wen, D. Alexandrescu, und E. Costenaro. IOLTS, Seite 103-108. IEEE Computer Society, (2012)Variation of SRAM Alpha-Induced Soft Error Rate with Technology Node.D. Leroy, R. Gaillard, E. Schäfer, C. Beltrando, S. Wen, und R. Wong. IOLTS, Seite 253-257. IEEE Computer Society, (2008)A Systematical Method of Quantifying SEU FIT.S. Wen, D. Alexandrescu, und R. Perez. IOLTS, Seite 109-114. IEEE Computer Society, (2008)Placement of repair circuits for in-field FPGA repair.M. Wirthlin, J. Jensen, A. Wilson, W. Howes, S. Wen, und R. Wong. FPGA, Seite 115-124. ACM, (2013)Design and Analysis of Low-Voltage Low-Parasitic ESD Protection for RF ICs in CMOS.J. Liu, X. Wang, H. Zhao, Q. Fang, A. Wang, L. Lin, H. Tang, S. Fan, B. Zhao, S. Wen und 1 andere Autor(en). J. Solid-State Circuits, 46 (5): 1100-1110 (2011)Quantitative SEU Fault Evaluation for SRAM-Based FPGA Architectures and Synthesis Algorithms.N. Jing, J. Lee, Z. Feng, W. He, Z. Mao, S. Wen, R. Wong, und L. He. FPL, Seite 282-285. IEEE Computer Society, (2011)Single Event Resilient Dynamic Logic Designs.H. Wang, M. Li, L. Chen, R. Liu, S. Baeg, S. Wen, R. Wong, R. Fung, und J. Bi. J. Electronic Testing, 30 (6): 751-761 (2014)Modeling and analysis of single-event transient sensitivity of a 65 nm clock tree.Y. Li, L. Chen, I. Nofal, M. Chen, H. Wang, R. Liu, Q. Chen, M. Krstic, S. Shi, G. Guo und 3 andere Autor(en). Microelectronics Reliability, (2018)