Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Application-level power and performance characterization and optimization on IBM Blue Gene/Q systems., , , , und . IBM Journal of Research and Development, 57 (1/2): 4 (2013)Stretching the Limits of Clock-Gating Efficiency in Server-Class Processors., , , , , , , , , und 1 andere Autor(en). HPCA, Seite 238-242. IEEE Computer Society, (2005)Power-efficient, reliable microprocessor architectures: modeling and design methods., , , , , , , , , und 5 andere Autor(en). ACM Great Lakes Symposium on VLSI, Seite 299-304. ACM, (2010)Microarchitectural techniques for power gating of execution units., , , , , und . ISLPED, Seite 32-37. ACM, (2004)Corrections To application-specific Programmable Control For High-performance Asynchronous Circuits., und . Proc. IEEE, 87 (3): 525 (1999)High-Level Asynchronous System Design Using the ACK Framework., , , und . ASYNC, Seite 93-103. IEEE Computer Society, (2000)Quantifying sources of error in McPAT and potential impacts on architectural studies., , , , und . HPCA, Seite 577-589. IEEE Computer Society, (2015)Efficient algorithms for exact two-level hazard-free logic minimization., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 21 (11): 1269-1283 (2002)Early-Stage Definition of LPX: A Low Power Issue-Execute Processor., , , , , , , , , und 6 andere Autor(en). PACS, Volume 2325 von Lecture Notes in Computer Science, Seite 1-17. Springer, (2002)Efficient Exact Two-Level Hazard-Free Logic Minimization., und . ASYNC, Seite 64-73. IEEE Computer Society, (2001)