Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Netbench: Framework for Evaluation of Packet Processing Algorithms.

V. Pus, J. Tobola, V. Kosar, J. Kastil, und J. Korenek. ANCS, Seite 95-96. IEEE Computer Society, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Miroslav Puskaric University of Stuttgart

Andreea Puscasu University of Stuttgart

Viktor Zaverkin University of Stuttgart

apl. Prof. Dr. Viktor Avrutin University of Stuttgart

V. Zaverkin

Weitere Publikationen von Autoren mit dem selben Namen

Fast and scalable packet classification using perfect hash functions.V. Pus, und J. Korenek. FPGA, Seite 229-236. ACM, (2009)High-density network flow monitoring.P. Velan, und V. Pus. IM, Seite 996-1001. IEEE, (2015)Demonstration of Full-Duplex Packet Transfers Over PCI Express with Sustained 200 Gbps Throughput.L. Kekely, M. Spinler, S. Friedl, J. Sikora, J. Korenek, und V. Pus. FPT, Seite 381-384. IEEE, (2018)CRC based hashing in FPGA using DSP blocks.T. Závodník, L. Kekely, und V. Pus. DDECS, Seite 179-182. IEEE Computer Society, (2014)P4-To-VHDL: Automatic generation of high-speed input and output network blocks.P. Benácek, V. Pus, H. Kubátová, und T. Cejka. Microprocessors and Microsystems - Embedded Hardware Design, (2018)Building a feedback loop to capture evidence of network incidents.Z. Rosa, T. Cejka, M. Zádník, und V. Pus. CNSM, Seite 292-296. IEEE, (2016)Using DSP blocks to compute CRC hash in FPGA (abstract only).V. Pus, L. Kekely, und T. Závodník. FPGA, Seite 256. ACM, (2014)Trade-offs and progressive adoption of FPGA acceleration in network traffic monitoring.L. Kekely, V. Pus, P. Benácek, und J. Korenek. FPL, Seite 1-4. IEEE, (2014)Design methodology of configurable high performance packet parser for FPGA.V. Pus, L. Kekely, und J. Korenek. DDECS, Seite 189-194. IEEE Computer Society, (2014)Netbench: Framework for Evaluation of Packet Processing Algorithms.V. Pus, J. Tobola, V. Kosar, J. Kastil, und J. Korenek. ANCS, Seite 95-96. IEEE Computer Society, (2011)