Autor der Publikation

Formal verification of secure reconfigurable scan network infrastructure

, , , , und . 2016 21th IEEE European Test Symposium (ETS), Piscataway, IEEE, (2016)
DOI: 10.1109/ETS.2016.7519290

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Fault diagnosis aware ATE assisted test response compaction., , , und . ASP-DAC, Seite 812-817. IEEE, (2011)Multithreaded SAT Solving., , und . ASP-DAC, Seite 926-931. IEEE Computer Society, (2007)Look-up Table FPGA Synthesis from Minimized Multi-Valued Pseudo Kronecker Expressions., , und . ISMVL, Seite 95-101. IEEE Computer Society, (1998)Improving diagnosis resolution of a fault detection test set., , , und . VTS, Seite 1-6. IEEE Computer Society, (2015)ATPG-based grading of strong fault-secureness., , , , und . IOLTS, Seite 269-274. IEEE Computer Society, (2009)Stop & Go BIST., und . IOLTW, Seite 147-151. IEEE Computer Society, (2002)Grouping heuristics for word-level decision diagrams., , und . ISCAS (1), Seite 411-414. IEEE, (1999)X-masking during logic BIST and its impact on defect coverage., , , , , , , und . IEEE Trans. VLSI Syst., 14 (2): 193-202 (2006)Systemic Frequency Biases in Ring Oscillator PUFs on FPGAs., , , , und . IEEE Trans. Multi-Scale Computing Systems, 2 (3): 174-185 (2016)Minimal counterexamples for linear-time probabilistic verification., , , , und . Theor. Comput. Sci., (2014)