Autor der Publikation

Optimal and Heuristic Scheduling Algorithms for Asynchronous High-Level Synthesis.

, und . ASYNC, Seite 13-21. IEEE Computer Society, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Lavagno, Luciano
Eine Person hinzufügen mit dem Namen Lavagno, Luciano
 

Weitere Publikationen von Autoren mit dem selben Namen

Quasi-static Scheduling for Concurrent Architectures., , , , und . Fundam. Inform., 62 (2): 171-196 (2004)Design of a pseudo-log image transform hardware accelerator in a high-level synthesis-based memory management framework., , , und . J. Electronic Imaging, 23 (5): 053012 (2014)Solving the State Assignment Problem for Signal Transition Graphs., , , und . DAC, Seite 568-572. (1992)Low power methodology for an ASIC design flow based on high-level synthesis., , und . SoftCOM, Seite 11-15. IEEE, (2015)Generation of minimal size code for scheduling graphs., , und . DATE, Seite 668-673. IEEE Computer Society, (2001)Design Space Exploration for a Wireless Protocol on a Reconfigurable Platform., , , und . DATE, Seite 10662-10667. IEEE Computer Society, (2003)Exploiting area/delay tradeoffs in high-level synthesis., , , und . DATE, Seite 1024-1029. IEEE, (2012)Realistic performance-constrained pipelining in high-level synthesis., , , und . DATE, Seite 1382-1387. IEEE, (2011)Testing redundant asynchronous circuits by variable phase splitting., , und . EURO-DAC, Seite 328-333. IEEE Computer Society, (1994)Automated Synthesis of Micro-Pipelines from Behavioral Verilog HDL., und . ASYNC, Seite 84-92. IEEE Computer Society, (2000)