Autor der Publikation

A coherent hybrid SRAM and STT-RAM L1 cache architecture for shared memory multicores.

, , , , , und . ASP-DAC, Seite 610-615. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

On performance analysis and design criteria for trellis coded unitary space-time modulation., und . WCNC, Seite 262-267. IEEE, (2003)Array Organization and Data Management Exploration in Racetrack Memory., , , , und . IEEE Trans. Computers, 65 (4): 1041-1054 (2016)A coherent hybrid SRAM and STT-RAM L1 cache architecture for shared memory multicores., , , , , und . ASP-DAC, Seite 610-615. IEEE, (2014)The evolutionary spintronic technologies and their usage in high performance computing., , und . SoCC, Seite 350-355. IEEE, (2015)A Systematic Set Partitioning for Unitary Space-Time Signal Sets., und . IEEE Trans. Wireless Communications, 6 (7): 2374-2378 (2007)Variation tolerant sensing scheme of Spin-Transfer Torque Memory for yield improvement., , , und . ICCAD, Seite 432-437. IEEE, (2010)Multiple-Trellis-Coded Unitary Space-Time Modulation in Rayleigh Flat Fading., und . IEEE Trans. Wirel. Commun., 3 (6): 2335-2344 (2004)Multiple trellis coded differential unitary space-time modulation in Rayleigh flat fading., und . ICASSP (4), Seite 353-356. IEEE, (2003)Read Performance: The Newest Barrier in Scaled STT-RAM., , , , , und . IEEE Trans. VLSI Syst., 23 (6): 1170-1174 (2015)Nonvolatile Memories as the Data Storage System for Implantable ECG Recorder., , , , und . JETC, 8 (2): 13:1-13:16 (2012)