Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 290-mV, 7-nm Ultra-Low-Voltage One-Port SRAM Compiler Design Using a 12T Write Contention and Read Upset Free Bit-Cell.

M. Sinangil, Y. Lin, H. Liao, und J. Chang. J. Solid-State Circuits, 54 (4): 1152-1160 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jen Sikos

Kuan-Po Liao University of Stuttgart

Univ. -Prof. Klaus-Dieter Hungenberg University of Stuttgart

Sabrina Jenne University of Stuttgart

Marcus Jenke

Weitere Publikationen von Autoren mit dem selben Namen

A 20nm 112Mb SRAM in High-к metal-gate with assist circuitry for low-leakage and low-VMIN applications.J. Chang, Y. Chen, H. Cheng, W. Chan, H. Liao, Q. Li, S. Chang, S. Natarajan, R. Lee, P. Wang und 5 andere Autor(en). ISSCC, Seite 316-317. IEEE, (2013)17.2 A 64kb 16nm asynchronous disturb current free 2-port SRAM with PMOS pass-gates for FinFET technologies.H. Fujiwara, L. Wang, Y. Chen, K. Lin, D. Sun, S. Wu, J. Liaw, C. Lin, M. Chiang, H. Liao und 2 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)An Offset-Tolerant Fast-Random-Read Current-Sampling-Based Sense Amplifier for Small-Cell-Current Nonvolatile Memory.M. Chang, S. Shen, C. Liu, C. Wu, Y. Lin, Y. King, C. Lin, H. Liao, Y. Chih, und H. Yamauchi. J. Solid-State Circuits, 48 (3): 864-877 (2013)An offset-tolerant current-sampling-based sense amplifier for Sub-100nA-cell-current nonvolatile memory.M. Chang, S. Shen, C. Liu, C. Wu, Y. Lin, S. Wu, C. Huang, H. Lai, Y. King, C. Lin und 3 andere Autor(en). ISSCC, Seite 206-208. IEEE, (2011)etection of SRAM cell stability by lowering array supply voltage.D. Kwai, H. Chang, H. Liao, C. Chiao, und Y. Chou. Asian Test Symposium, Seite 268-273. IEEE Computer Society, (2000)A Differential Data-Aware Power-Supplied (D 2 AP) 8T SRAM Cell With Expanded Write/Read Stabilities for Lower VDDmin Applications.M. Chang, J. Wu, K. Chen, Y. Chen, Y. Chen, R. Lee, H. Liao, und H. Yamauchi. J. Solid-State Circuits, 45 (6): 1234-1245 (2010)A 290-mV, 7-nm Ultra-Low-Voltage One-Port SRAM Compiler Design Using a 12T Write Contention and Read Upset Free Bit-Cell.M. Sinangil, Y. Lin, H. Liao, und J. Chang. J. Solid-State Circuits, 54 (4): 1152-1160 (2019)12.3 A low-power and high-performance 10nm SRAM architecture for mobile applications.M. Clinton, H. Cheng, H. Liao, R. Lee, C. Wu, J. Yang, H. Hsieh, F. Wu, J. Yang, A. Katoch und 4 andere Autor(en). ISSCC, Seite 210-211. IEEE, (2017)The importance of DFX, a foundry perspective.S. Adham, J. Chang, H. Liao, J. Hung, und T. Hsieh. ITC, Seite 1-6. IEEE Computer Society, (2014)An efficient tabu search for cell planning problem in mobile communication.C. Lin, H. Liao, Y. Lin, J. Liu, und Y. Huang. Wireless Communications and Mobile Computing, 16 (4): 486-496 (2016)