Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A Highly Parallel Sub-Pel Accurate Motion Estimator for H.264.

S. Flügel, H. Klußmann, P. Pirsch, M. Schulz, M. Cisse, und W. Gehrke. MMSP, Seite 387-390. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Elke Peter University of Stuttgart

Univ. -Prof. Dr. Rene Peters University of Stuttgart

Bernd Peters University of Stuttgart

Alexander Peter University of Stuttgart

Whitney Frazier Peterson University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Architectures for digital signal processing.P. Pirsch. Wiley, (1998)The LISA design environment for the synthesis of array processors including memories for the data transfer and fault tolerance by reconfiguration and coding techniques.M. Schönfeld, J. Franzen, M. Schwiegershausen, P. Pirsch, U. Vehlies, und A. Münzner. VLSI Signal Processing, 11 (1-2): 51-74 (1995)A Platform-Independent Methodology for Performance Estimation of Multimedia Signal Processing Applications.H. Stolberg, M. Berekovic, und P. Pirsch. VLSI Signal Processing, 41 (2): 139-151 (2005)Guest Editors' Introduction.M. Ibrahim, P. Pirsch, und J. McCanny. VLSI Signal Processing, 22 (1): 5-6 (1999)An Algorithm Adapted Autonomous Controlling Concept for a Parallel Single-Chip Digital Signal Processor.J. Kneip, M. Berekovic, J. Wittenburg, W. Hinrichs, und P. Pirsch. VLSI Signal Processing, 16 (1): 31-40 (1997)Heterogeneous Multiprocessor Scheduling and Allocation using Evolutionary Algorithms.C. Reuter, M. Schwiegershausen, und P. Pirsch. ASAP, Seite 294-303. IEEE Computer Society, (1997)A hierarchical multiprocessor architecture based on heterogeneous processors for video coding applications.W. Gehrke, R. Hoffer, und P. Pirsch. ICASSP (2), Seite 413-416. IEEE Computer Society, (1994)A multi-core SoC design for advanced image and video compression.A. Dehnhardt, M. Kulaczewski, L. Friebe, S. Moch, P. Pirsch, H. Stolberg, und C. Reuter. ICASSP (5), Seite 665-668. IEEE, (2005)Design Space Exploration of Media Processors: A Parameterized Scheduler.G. Vayá, J. Martín-Langerwerf, P. Taptimthong, und P. Pirsch. ICSAMOS, Seite 41-49. IEEE, (2007)Hardware-based synchronization framework for heterogeneous RISC/Coprocessor architectures.H. Flatt, I. Schmädecke, M. Kärgel, H. Blume, und P. Pirsch. ICSAMOS, Seite 125-132. IEEE, (2009)