Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Power Management Strategies for Serial RapidIO Endpoints in FPGAs.

M. Schmid, F. Hannig, und J. Teich. FCCM, Seite 101-108. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

apl. Prof. Dr. Jürgen Pleiss University of Stuttgart

Univ. -Prof. Dr. Jürgen Pafel University of Stuttgart

Dr. rer. nat. Jürgen Steinwandel University of Stuttgart

Hon. -Prof. Dr. Jürgen Hammer University of Stuttgart

Hon. -Prof. Dr. Jürgen Blum University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Online placement for dynamically reconfigurable devices.A. Ahmadinia, C. Bobda, und J. Teich. IJES, 1 (3/4): 165-178 (2005)Symbolic Quasi-Static Scheduling of Actor-Oriented SystemC Models.J. Gladigau, C. Haubelt, und J. Teich. FDL, Seite 1-6. IEEE, (2008)Parametric yield optimization using leakage-yield-driven floorplanning.Y. Xu, B. Wang, und J. Teich. PATMOS, Seite 1-6. IEEE, (2014)A feasibility-preserving local search operator for constrained discrete optimization problems.M. Lukasiewycz, M. Glaß, C. Haubelt, und J. Teich. IEEE Congress on Evolutionary Computation, Seite 1968-1975. IEEE, (2008)A Dynamically Reconfigurable Weakly Programmable Processor Array Architecture Template.D. Kissler, F. Hannig, A. Kupriyanov, und J. Teich. ReCoSoC, Seite 31-37. Univ. Montpellier II, (2006)Partitioning Processor Arrays under Resource Constraints.J. Teich, L. Thiele, und L. Zhang. VLSI Signal Processing, 17 (1): 5-20 (1997)Optimal Placement-aware Trace-Based Scheduling of Hardware Reconfigurations for FPGA Accelerators.J. Sim, W. Wong, und J. Teich. FCCM, Seite 279-282. IEEE Computer Society, (2009)Efficient Evaluation of Power/Area/Latency Design Trade-Offs for Coarse-Grained Reconfigurable Processor Arrays.D. Kissler, F. Hannig, und J. Teich. J. Low Power Electronics, 7 (1): 29-40 (2011)A rule-based static dataflow clustering algorithm for efficient embedded software synthesis.J. Falk, C. Zebelein, C. Haubelt, und J. Teich. DATE, Seite 521-526. IEEE, (2011)Multi-objective distributed run-time resource management for many-cores.S. Wildermann, M. Glaß, und J. Teich. DATE, Seite 1-6. European Design and Automation Association, (2014)