PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Datla, Satyendra"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 28 nm 0.6 V Low Power DSP for Mobile Applications.

, , , , , , , , , , , , , , und . J. Solid-State Circuits, 47 (1): 35-46 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Datla, Satyendra
Eine Person hinzufügen mit dem Namen Datla, Satyendra
 

Weitere Publikationen von Autoren mit dem selben Namen

A 28nm 0.6V low-power DSP for mobile applications., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 132-134. IEEE, (2011)Non-linear Operating Point Statistical Analysis for Local Variations in logic timing at low voltage., , , , , , und . DATE, Seite 965-968. IEEE, (2010)A 28 nm 0.6 V Low Power DSP for Mobile Applications., , , , , , , , , und 5 andere Autor(en). J. Solid-State Circuits, 47 (1): 35-46 (2012)The Effect of Random Dopant Fluctuations on Logic Timing at Low Voltage., , , , , , , und . IEEE Trans. VLSI Syst., 20 (5): 911-924 (2012)Cell Library Characterization at Low Voltage Using Non-linear Operating Point Analysis of Local Variations., , , , , , , und . VLSI Design, Seite 112-117. IEEE Computer Society, (2011)A Low Power High Performance Radix-4 Approximate Squaring Circuit., , und . ASAP, Seite 91-97. IEEE Computer Society, (2009)Quaternary Addition Circuits Based on SUSLOC Voltage-Mode Cells and Modeling with SystemVerilog©., , , und . ISMVL, Seite 256-261. IEEE Computer Society, (2009)Quaternary Voltage-Mode Logic Cells and Fixed-Point Multiplication Circuits., und . ISMVL, Seite 128-133. IEEE Computer Society, (2010)