Autor der Publikation

The Renewed Case for the Reduced Instruction Set Computer: Avoiding ISA Bloat with Macro-Op Fusion for RISC-V.

, , , und . CoRR, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Asanovic, Krste
Eine Person hinzufügen mit dem Namen Asanovic, Krste
 

Weitere Publikationen von Autoren mit dem selben Namen

A Speculative Control Scheme for an Energy-Efficient Banked Register Fil., und . IEEE Trans. Computers, 54 (6): 741-751 (2005)Globally Synchronized Frames for guaranteed quality-of-service in on-chip networks., , und . J. Parallel Distrib. Comput., 72 (11): 1401-1411 (2012)Guest Editors' Introduction: Hot Chips 21., und . IEEE Micro, 30 (2): 5-6 (2010)Direction-optimizing breadth-first search., , und . Scientific Programming, 21 (3-4): 137-148 (2013)Branch trace compression for snapshot-based simulation., und . ISPASS, Seite 25-36. IEEE Computer Society, (2006)Dynamic zero compression for cache energy reduction., , und . MICRO, Seite 214-220. ACM/IEEE Computer Society, (2000)Unbounded Transactional Memory., , , , und . HPCA, Seite 316-327. IEEE Computer Society, (2005)Energy Aware Lossless Data Compression., und . MobiSys, USENIX, (2003)Scalable Processors in the Billion-Transistor Era: IRAM., , , , , , , , , und 3 andere Autor(en). IEEE Computer, 30 (9): 75-78 (1997)METERG: Measurement-Based End-to-End Performance Estimation Technique in QoS-Capable Multiprocessors., und . IEEE Real Time Technology and Applications Symposium, Seite 135-147. IEEE Computer Society, (2006)