Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Considerations Of Integrating Computing-In-Memory And Processing-In-Sensor Into Convolutional Neural Network Accelerators For Low-Power Edge Devices.

K. Tang, W. Wei, Z. Yeh, T. Hsu, Y. Chiu, C. Xue, Y. Kuo, T. Wen, M. Ho, C. Lo, R. Liu, C. Hsieh, und M. Chang. VLSI Circuits, Seite 166-. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Thomas Monninger

Jose Manuel Monterrosas Romero University of Stuttgart

Simon Mönch University of Stuttgart

Helena Monke University of Stuttgart

Cheng-I Ho University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A 2-GHz Direct Digital Frequency Synthesizer Based on LUT and Rotation.Y. Yang, Z. Wang, P. Yang, M. Chang, M. Ho, H. Yang, und Y. Liu. ISCAS, Seite 1-5. IEEE, (2018)RRAM-based 7T1R nonvolatile SRAM with 2x reduction in store energy and 94x reduction in restore energy for frequent-off instant-on applications.A. Lee, M. Chang, C. Lin, C. Chen, M. Ho, C. Kuo, P. Tseng, S. Sheu, und T. Ku. VLSIC, Seite 76-. IEEE, (2015)Read circuits for resistive memory (ReRAM) and memristor-based nonvolatile Logics.M. Chang, A. Lee, C. Lin, M. Ho, P. Chen, C. Kuo, M. Chen, P. Tseng, T. Ku, C. Chen und 2 andere Autor(en). ASP-DAC, Seite 569-574. IEEE, (2015)A low-power subthreshold-to-superthreshold level-shifter for sub-0.5V embedded resistive RAM (ReRAM) macro in ultra low-voltage chips.M. Chang, C. Wu, J. Hung, Y. King, C. Lin, M. Ho, C. Kuo, und S. Sheu. APCCAS, Seite 695-698. IEEE, (2014)A 260mV L-shaped 7T SRAM with bit-line (BL) Swing expansion schemes based on boosted BL, asymmetric-VTH read-port, and offset cell VDD biasing techniques.M. Chen, L. Chen, M. Chang, S. Yang, Y. Kuo, J. Wu, M. Ho, H. Su, Y. Chu, W. Wu und 2 andere Autor(en). VLSIC, Seite 112-113. IEEE, (2012)Considerations Of Integrating Computing-In-Memory And Processing-In-Sensor Into Convolutional Neural Network Accelerators For Low-Power Edge Devices.K. Tang, W. Wei, Z. Yeh, T. Hsu, Y. Chiu, C. Xue, Y. Kuo, T. Wen, M. Ho, C. Lo und 3 andere Autor(en). VLSI Circuits, Seite 166-. IEEE, (2019)