Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Scan Test Planning for Power Reduction.

M. Imhof, C. Zoellin, H. Wunderlich, N. Mäding, und J. Leenstra. DAC, Seite 521-526. IEEE, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. Jens Anders University of Stuttgart

Towards an EPR on a Chip Spectrometer for Monitoring Radiation Damage During X-ray Absorption SpectroscopyE. Shabratova, H. Lotfi, A. Sakr, M. Hassan, M. Kern, M. Neeb, R. Grüneberger, B. Klemke, G. Marcozzi, K. Kiefer und 7 andere Autor(en). Applied magnetic resonance, 56 (1): 103-123 (2024)

Univ. -Prof. Dr. Jens Brockmeyer University of Stuttgart

Jens Wizl University of Stuttgart

Jens Lachenmaier

Jens Winterbauer University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Microarchitecture and implementation of the synergistic processor in 65-nm and 90-nm SOI.B. Flachs, S. Asano, S. Dhong, H. Hofstee, G. Gervais, R. Kim, T. Le, P. Liu, J. Leenstra, J. Liberty und 19 andere Autor(en). IBM Journal of Research and Development, 51 (5): 529-544 (2007)Using a hierarchical DfT methodology in high frequency processor designs for improved delay fault testability.M. Kessler, G. Kiefer, J. Leenstra, K. Schünemann, T. Schwarz, und H. Wunderlich. ITC, Seite 461-469. IEEE Computer Society, (2001)Hierarchical test assembly for macro based VLSI design.J. Leenstra, und L. Spaanenburg. ITC, Seite 520-529. IEEE Computer Society, (1990)BIST Power Reduction Using Scan-Chain Disable in the Cell Processor.C. Zoellin, H. Wunderlich, N. Mäding, und J. Leenstra. ITC, Seite 1-8. IEEE Computer Society, (2006)Scan chain clustering for test power reduction.M. Elm, H. Wunderlich, M. Imhof, C. Zoellin, J. Leenstra, und N. Mäding. DAC, Seite 828-833. ACM, (2008)Efficiency of Low Power Circuit Techniques in a 65 nm SOI-Process.J. Fenkes, T. Gemmeke, und J. Leenstra. J. Low Power Electronics, 3 (1): 54-59 (2007)Custom circuit design as a driver of microprocessor performance.D. Allen, S. Dhong, H. Hofstee, J. Leenstra, K. Nowka, D. Stasiak, und D. Wendel. IBM Journal of Research and Development, 44 (6): 799-822 (2000)IBM POWER8 processor core microarchitecture.B. Sinharoy, J. Norstrand, R. Eickemeyer, H. Le, J. Leenstra, D. Nguyen, B. Konigsburg, K. Ward, M. Brown, J. Moreira und 10 andere Autor(en). IBM Journal of Research and Development, (2015)POWER7™, a Highly Parallel, Scalable Multi-Core High End Server Processor.D. Wendel, R. Kalla, J. Warnock, R. Cargnoni, S. Chu, J. Clabes, D. Dreps, D. Hrusecky, J. Friedrich, M. Islam und 14 andere Autor(en). J. Solid-State Circuits, 46 (1): 145-161 (2011)Hierarchical Random Simulation Approach for the Verification of S/390 CMOS Multiprocessors.J. Walter, J. Leenstra, G. Döttling, B. Leppla, H. Münster, K. Kark, und B. Wile. DAC, Seite 89-94. ACM Press, (1997)