Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Practical considerations for passive reduction of RLC circuits.

A. Odabasioglu, M. Celik, und L. Pileggi. ICCAD, Seite 214-220. IEEE Computer Society, (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mustafa Ahmed Mustafa Mustafa University of Stuttgart

Dr. -Ing. Alptekin Celik University of Stuttgart

Mustafa Turan University of Stuttgart

Mustafa Kemal Ak University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

PRIMA: passive reduced-order interconnect macromodeling algorithm.A. Odabasioglu, M. Celik, und L. Pileggi. IEEE Trans. on CAD of Integrated Circuits and Systems, 17 (8): 645-654 (1998)A general dispersive multiconductor transmission line model for interconnect simulation in SPICE.M. Celik, und A. Cangellaris. ICCAD, Seite 563-568. IEEE Computer Society / ACM, (1996)Defining Statistical Timing Sensitivity for Logic Circuits With Large-Scale Process and Environmental Variations.X. Li, J. Le, M. Celik, und L. Pileggi. IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (6): 1041-1054 (2008)Defining statistical sensitivity for timing optimization of logic circuits with large-scale process and environmental variations.X. Li, J. Le, M. Celik, und L. Pileggi. ICCAD, Seite 844-851. IEEE Computer Society, (2005)Practical considerations for passive reduction of RLC circuits.A. Odabasioglu, M. Celik, und L. Pileggi. ICCAD, Seite 214-220. IEEE Computer Society, (1999)An Exploratory Study on Statistical Timing Analysis and Parametric Yield Optimization.A. Mutlu, K. Le, M. Celik, D. sun Tsien, G. Shyu, und L. Yeh. ISQED, Seite 677-684. IEEE Computer Society, (2007)Improving AWE Accuracy Using Multipoint Padé Approximation.M. Celik, O. Ocali, M. Tan, und A. Atalar. ISCAS, Seite 379-382. IEEE, (1994)Simulation of multiconductor transmission lines using Krylov subspace order-reduction techniques.M. Celik, und A. Cangellaris. IEEE Trans. on CAD of Integrated Circuits and Systems, 16 (5): 485-496 (1997)A parametric approach for handling local variation effects in timing analysis.A. Mutlu, J. Le, R. Molina, und M. Celik. DAC, Seite 126-129. ACM, (2009)Min/max On-Chip Inductance Models and Delay Metrics.Y. Lu, M. Celik, T. Young, und L. Pileggi. DAC, Seite 341-346. ACM, (2001)