Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A testable and debuggable dual-core system with thermal-aware dynamic voltage and frequency scaling.

L. Lu, C. Chang, Z. Chen, B. Yeh, T. Lu, P. Chen, P. Tang, K. Lee, L. Chiou, S. Chang, C. Tsai, C. Chen, und J. Lin. ASP-DAC, Seite 17-18. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yayi Lin University of Stuttgart

Estefania Linuesa Torrijos University of Stuttgart

Robert Lindemann University of Stuttgart

Hendrik Linder University of Stuttgart

Ripu Jain University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

SKB-Tree: A Fixed-Outline Driven Representation for Modern Floorplanning Problems.J. Lin, und Z. Hung. IEEE Trans. VLSI Syst., 20 (3): 473-484 (2012)Effective and Efficient Approach for Power Reduction by Using Multi-Bit Flip-Flops.Y. Shyu, J. Lin, C. Huang, C. Lin, Y. Lin, und S. Chang. IEEE Trans. VLSI Syst., 21 (4): 624-635 (2013)Generic ILP-Based Approaches for Dynamically Reconfigurable FPGA Partitioning.G. Wu, J. Lin, M. Chao, und Y. Chang. ICCD, Seite 335-347. IEEE Computer Society, (2001)A testable and debuggable dual-core system with thermal-aware dynamic voltage and frequency scaling.L. Lu, C. Chang, Z. Chen, B. Yeh, T. Lu, P. Chen, P. Tang, K. Lee, L. Chiou, S. Chang und 3 andere Autor(en). ASP-DAC, Seite 17-18. IEEE, (2016)TCG: A transitive closure graph-based representation for general floorplans.J. Lin, und Y. Chang. IEEE Trans. VLSI Syst., 13 (2): 288-292 (2005)General floorplanning methodology for 3D ICs with an arbitrary bonding style.J. Lin, und C. Huang. DATE, Seite 1199-1202. IEEE, (2018)Current density aware power switch placement algorithm for power gating designs.J. Lin, C. Lin, Z. Syu, C. Tsai, und K. Huang. ISPD, Seite 85-92. ACM, (2014)Mismatch-Aware Common-Centroid Placement for Arbitrary-Ratio Capacitor Arrays Considering Dummy Capacitors.C. Lin, J. Lin, Y. Chiu, C. Huang, und S. Chang. IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (12): 1789-1802 (2012)Routability-driven Mixed-size Placement Prototyping Approach Considering Design Hierarchy and Indirect Connectivity Between Macros.J. Lin, S. Li, und Y. Wang. DAC, Seite 119. ACM, (2019)Common-centroid capacitor placement considering systematic and random mismatches in analog integrated circuits.C. Lin, J. Lin, Y. Chiu, C. Huang, und S. Chang. DAC, Seite 528-533. ACM, (2011)