PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Tsui, Chi-Ying"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A High-Throughput Architecture of List Successive Cancellation Polar Codes Decoder with Large List Size.

, , , , , , und . CoRR, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Haripriya Chinnaraj University of Stuttgart

Simone Chiocchetti University of Stuttgart

Maria Chira University of Stuttgart

Tzu-Ying Chen University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Composite interference cancellation scheme for CDMA systems., , und . GLOBECOM, Seite 1-5. IEEE, (2000)Analysis and Design Strategy of On-Chip Charge Pumps for Micro-power Energy Harvesting Applications., , , und . VLSI-SoC (Selected Papers), Volume 379 von IFIP Advances in Information and Communication Technology, Seite 158-186. Springer, (2011)Accurate and efficient power simulation strategy by compacting the input vector set., und . Integration, 25 (1): 37-52 (1998)Minimizing the dynamic and sub-threshold leakage power consumption using least leakage vector-assisted technology mapping., , und . Integration, 41 (1): 76-86 (2008)Energy Harvesting and Power Delivery for Implantable Medical Devices., , und . Foundations and Trends in Electronic Design Automation, 7 (3): 179-246 (2013)FSNoC: A Flit-Level Speedup Scheme for Network on-Chips Using Self-Reconfigurable Bidirectional Channels., , und . IEEE Trans. VLSI Syst., 23 (9): 1854-1867 (2015)Low-Power Limited-Search Parallel State Viterbi Decoder Implementation Based on Scarce State Transition., und . IEEE Trans. VLSI Syst., 15 (10): 1172-1176 (2007)21.7 A 6.78MHz 6W wireless power receiver with a 3-level 1× / ½ × / 0× reconfigurable resonant regulating rectifier., , , , und . ISSCC, Seite 376-377. IEEE, (2016)A VLSI architecture of a K-best lattice decoding algorithm for MIMO channels., , , und . ISCAS (3), Seite 273-276. IEEE, (2002)High efficiency cross-coupled doubler with no reversion loss., , und . ISCAS, IEEE, (2006)