PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Inoue, Yasuaki"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A retargeting methodology of nano-watt CMOS reference circuit based on advanced compact MOSFET model.

, , , , und . ISCAS, Seite 938-941. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Inoue, Yasuaki
Eine Person hinzufügen mit dem Namen Inoue, Yasuaki
 

Weitere Publikationen von Autoren mit dem selben Namen

A Wide Dynamic Range Four-Quadrant CMOS Analog Multiplier Using Active Feedback., , , und . APCCAS, Seite 708-711. IEEE, (2006)A Highly Linear and Wide Input Range Four-Quadrant CMOS Analog Multiplier Using Active Feedback., , und . IEICE Transactions, 92-C (6): 806-814 (2009)Accurate Method for Calculating the Effective Capacitance with RC Loads Based on the Thevenin Model., , , , und . IEICE Transactions, 92-A (10): 2531-2539 (2009)A 3.5ppm/°C 0.85V Bandgap Reference Circuit without Resistors., , , , und . IEICE Transactions, 99-A (7): 1430-1437 (2016)An interval algorithm for finding all solutions of nonlinear resistive circuits., , und . ISCAS (3), Seite 192-195. IEEE, (2003)A CMOS Sub-l-V nanopower current and voltage reference with leakage compensation., , und . ISCAS, Seite 4069-4072. IEEE, (2010)A low voltage CMOS rectifier for wirelessly powered devices., , , und . ISCAS, Seite 873-876. IEEE, (2010)An effective pseudo-transient algorithm for finding DC operating points of nonlinear circuits., , , und . ISCAS, IEEE, (2006)Formula-Based Method for Capacitance Extraction of Interconnects with Dummy Fills., , , , , , und . IEICE Transactions, 89-A (4): 847-855 (2006)Modeling the Effective Capacitance of Interconnect Loads for Predicting CMOS Gate Slew., , , und . IEICE Transactions, 88-A (12): 3367-3374 (2005)