PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Nakatake, Shigetoshi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A retargeting methodology of nano-watt CMOS reference circuit based on advanced compact MOSFET model.

, , , , und . ISCAS, Seite 938-941. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Nakatake, Shigetoshi
Eine Person hinzufügen mit dem Namen Nakatake, Shigetoshi
 

Weitere Publikationen von Autoren mit dem selben Namen

Practicality on placement given by optimality of packing.. ISPD, Seite 59-60. ACM, (2013)Overview of the 2016 CAD contest at ICCAD., , , und . ICCAD, Seite 38. ACM, (2016)A Finite Element-Domain Decomposition Coupled Resistance Extraction Method with Virtual Terminal Insertion., , und . IEICE Transactions, 91-A (2): 542-549 (2008)Explicit Expression and Simultaneous Optimization of Placement and Routing for Analog IC Layouts., , , und . VLSI Design, Seite 467-472. IEEE Computer Society, (2002)A comparator energy model considering shallow trench isolation stress by geometric programming., , , , und . ISQED, Seite 585-590. IEEE, (2013)D-A converter based variation analysis for analog layout design., , , und . ASP-DAC, Seite 843-848. IEEE, (2010)Regularity-oriented analog placement with diffusion sharing and well island generation., , , , , , und . ASP-DAC, Seite 305-311. IEEE, (2010)Consistent floorplanning with hierarchical superconstraints., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 21 (1): 42-49 (2002)Layout-Aware Variability Characterization of CMOS Current Sources., , und . IEICE Transactions, 95-C (4): 696-705 (2012)Low Voltage CMOS Current Mode Reference Circuit without Operational Amplifiers., , , und . IEICE Transactions, 101-A (5): 748-754 (2018)