PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Józwiak, Lech"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Synthesis of XOR Storage Schemes with Different Cost for Minimization of Memory Contention.

, , und . EUROMICRO, Seite 1170-1177. IEEE Computer Society, (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. -Ing. Armin Lechler University of Stuttgart

Dr. Carsten Lechte University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

An Efficient Heuristic Method for State Assignment of Large Sequential Machines.. Journal of Circuits, Systems, and Computers, 2 (1): 1-26 (1992)General decomposition of incompletely specified sequential machines with multi-state behavior realization., und . Journal of Systems Architecture, 50 (8): 445-492 (2004)Functional decomposition with an efficient input support selection for sub-functions based on information relationship measures., , und . Journal of Systems Architecture, 47 (2): 137-155 (2001)Special-issue on reconfigurable systems., und . Journal of Systems Architecture, 49 (4-6): 123-125 (2003)Information-driven circuit synthesis with the pre-characterized gate libraries., , und . Journal of Systems Architecture, 51 (6-7): 405-423 (2005)Processor architecture exploration and synthesis of massively parallel multi-processor accelerators in application to LDPC decoding., und . Microprocessors and Microsystems - Embedded Hardware Design, 38 (2): 152-169 (2014)Quality-driven SoC architecture synthesis for embedded applications.. SoCC, Seite 425-426. IEEE, (2010)Technology Library Modelling for Information-driven Circuit Synthesis., und . DSD, Seite 480-489. IEEE Computer Society, (2008)HW/SW architecture co-synthesis of ASIP-based MPSoCs for highly- demanding applications.. ISVLSI, Seite 145-146. IEEE Computer Socity, (2013)Interoperability and Quality of New EDA Tools for Sequential Logic Synthesis., und . ISQED, Seite 87-92. IEEE Computer Society, (2002)