Autor der Publikation

Applicability of Well-Established Memristive Models for Simulations of Resistive Switching Devices.

, , , und . IEEE Trans. on Circuits and Systems, 61-I (8): 2402-2410 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Simulation and comparison of two sequential logic-in-memory approaches using a dynamic electrochemical metallization cell model., , , und . Microelectronics Journal, 45 (11): 1416-1428 (2014)In-memory adder functionality in 1S1R arrays., , , , und . ISCAS, Seite 1338-1341. IEEE, (2015)Metallic nanogaps with access windows for liquid based systems., , , , und . Microelectronics Journal, 37 (7): 591-594 (2006)Memristors: Devices, Models, and Applications Scanning the Issue., , und . Proceedings of the IEEE, 100 (6): 1911-1919 (2012)Weibull analysis of the kinetics of resistive switches based on tantalum oxide thin films., , , und . ESSDERC, Seite 174-177. IEEE, (2013)Memristive Sorting Networks Enabled by Electrochemical Metallization Cells., , , , und . IJUC, 12 (4): 303-317 (2016)Lowering forming voltage and forming-free behavior of Ta2O5 ReRAM devices., , , , , und . ESSDERC, Seite 164-167. IEEE, (2016)Energy dissipation during pulsed switching of strontium-titanate based resistive switching memory devices., , , , , und . ESSDERC, Seite 160-163. IEEE, (2016)Atomistic Investigation of the Schottky Contact Conductance Limits at SrTiO3 based Resistive Switching Devices., , , , , und . NVMTS, Seite 1-4. IEEE, (2018)In-Memory Binary Vector-Matrix Multiplication Based on Complementary Resistive Switches., , , und . Adv. Intell. Syst., 2 (10): 2000134 (2020)